[发明专利]一种维持大功率MOS管衬底电位均匀的芯片版图

说明书

一种维持大功率MOS管衬底电位均匀的芯片版图，其特征在于：所述芯片版图中包括多排低压功率管、多排背栅管；其中，所述多排低压功率管与所述多排背栅管之间依次交替设置；所述多排背栅管中包括一排或多排第一背栅管和一排或多排第二背栅管，且第一背栅管和第二背栅管之间间隔的依次交替设置。本发明中的芯片版图，实现方式简单、代价小、效果好。

技术领域

本发明涉及集成电路领域，更具体地，涉及一种维持大功率MOS管衬底电位均匀的芯片版图。

背景技术

目前，为了保障芯片中功率管的安全，确保当功率管的源漏极出现反向电压时，功率管仍然能够保持正常的工作状态，不会发生雪崩等问题，且为了保证功率管接收正向和反向电压时都能关断，会在功率管的源极和漏极之间增加衬底选择模块。该衬底选择模块中包括两个尺寸较小的MOS管，能够分别连接在功率管的源极和背栅之间、漏极和背栅之间，本文中将上述两个小尺寸MOS管称为背栅管，以基于功率管的源极和漏极电压控制功率管的背栅电压。

然而，通常来说，为了保证功率管中流经的电流足够大，以实现功率管的工作效果，会将功率管设置成多组MOS管结构并联的形式。另外，现有技术中，在功率管的源极和背栅之间、漏极和背栅之间增加的尺寸较小的背栅管通常会作为衬底选择模块中的一部分被摆放在功率管的一侧，并且背栅管的衬底与功率管的衬底通过金属线进行连接。这就导致了每组功率管与背栅管之间的距离并不完全相同，因此金属线的长度也不相同。金属线越长，线阻越大，从而导致了组成功率管的各个MOS管结构的衬底中获取的电压与电流值各不相同，衬底参数的不均匀性影响了功率管的工作性能和效果。

因此，亟需一种新的维持大功率MOS管衬底电位均匀的芯片版图。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种维持大功率MOS管衬底电位均匀的芯片版图，通过在多排功率管之间设置多排背栅管，并间隔设置功率管和背栅管的多个掺杂有源区从而确保了功率管衬底参数的均匀程度。

本发明采用如下的技术方案。

一种维持大功率MOS管衬底电位均匀的芯片版图，芯片版图中包括多排低压功率管、多排背栅管；其中，多排低压功率管与多排背栅管之间依次交替设置；多排背栅管中包括一排或多排第一背栅管和一排或多排第二背栅管，且第一背栅管和第二背栅管之间间隔的依次交替设置。

优选地，多排低压功率管与多排背栅管之间呈固定间隔设置，其间隔为MOS管衬底区域。

优选地，一排低压功率管中多晶硅条的数量与一排背栅管中多晶硅条的数量相等；多晶硅条的方向与多排低压功率管、多排背栅管的宽度方向垂直。

优选地，每一排低压功率管或背栅管中包括多个具有相同设定宽度的MOS管，每一MOS管之间呈固定间隔设置，其间隔为MOS管衬底区域；设定宽度基于多晶硅条的数量和掺杂有源区的数量确定。

优选地，每一设定宽度的MOS管中包括2或4个数量的多晶硅条。

优选地，多排低压功率管通过多层金属线并联组成大功率MOS管；一排或多排第一背栅管中的MOS管均并联，一排或多排第二背栅管中的MOS管均并联。

优选地，多排低压功率管的第一掺杂有源区与第一背栅管的漏极、第二背栅管的栅极连接，多排低压功率管的第二掺杂有源区与第二背栅管的漏极、第一背栅管的栅极连接；第一、第二背栅管的源极、背栅相互连接，并接入多排低压功率管的背栅；多排低压功率管的背栅和栅极之间接入齐纳二极管。

优选地，依次交替设置的多排低压功率管与多排背栅管中，低压功率管中的所有MOS管的第一掺杂有源区均与相邻一排的第一背栅管中的所有MOS管的漏极连接；低压功率管中的所有MOS管的第二掺杂有源区均与相邻一排的第二背栅管中的所有MOS管的漏极连接。