[发明专利]消除毛刺的电路

说明书

本公开提供了一种消除毛刺的电路，该电路包括：第一锁存器、第二锁存器、选择器以及第三锁存器，其中，选择器包括第一输入端、第二输入端、选通输入端和选通输出端，第一锁存器包括用于接收数据的第一数据输入端、用于接收第一时钟的第一时钟输入端、以及连接到第一输入端的第一数据输出端，第二锁存器包括与选通输出端连接的第二数据输入端、用于接收第一时钟的第二时钟输入端、以及连接到第二输入端的第二数据输出端，第三锁存器包括用于接收第二时钟的第三数据输入端、用于接收第一时钟的第三时钟输入端、以及连接到反相器的第三数据输出端，其中，反相器和第二时钟用作一与门单元的输入，与门单元的输出端连接到选通输入端。

技术领域

本公开涉及电路领域，尤其涉及一种消除毛刺的电路。

背景技术

通常的芯片设计包括多个模块，各个模块可能处于不同的时钟域。也就是说，多个模块可能是由不同频率的用户时钟信号驱动的。在对芯片设计进行硬件仿真时，仿真系统通常会使用一个频率较快的系统时钟来代替这些不同的用户时钟。这样就可能引入毛刺(glitch)问题。

发明内容

有鉴于此，本公开提出了一种消除毛刺的电路。

本公开提供了一种消除毛刺的电路，包括：第一锁存器、第二锁存器、选择器以及第三锁存器，其中，所述选择器包括第一输入端、第二输入端、选通输入端和选通输出端，所述第一锁存器包括用于接收数据的第一数据输入端、用于接收第一时钟的第一时钟输入端、以及连接到所述第一输入端的第一数据输出端，所述第二锁存器包括与所述选通输出端连接的第二数据输入端、用于接收第一时钟的第二时钟输入端、以及连接到所述第二输入端的第二数据输出端，所述第三锁存器包括用于接收第二时钟的第三数据输入端、用于接收第一时钟的第三时钟输入端、以及连接到反相器的第三数据输出端，其中，所述反相器和所述第二时钟用作一与门单元的输入，所述与门单元的输出端连接到所述选通输入端。

本公开实施例提供的一种消除毛刺的电路，第一锁存器的第一数据输入端接收数据，第一时钟输入端接收第一时钟，当处于第一时钟的上升沿时，第一锁存器能够将数据接入电路，并过滤数据中的毛刺；第二锁存器的第二数据输入端能够将选通输出端的输出存储于电路中，用于保护电路，避免组合逻辑环的产生；第三锁存器的第二时钟输入端接入第一时钟，第三数据输入端接入第二时钟，当处于第一时钟的上升沿时，接入第二时钟，接入第一时钟和第二时钟后的输出结果通过反向器后和第二时钟通过与门，进而消除第二时钟中的毛刺。这样，在第一时钟处于上升沿时，能够消除第二时钟以及数据中的毛刺，而当第一时钟处于低电平时，则能够由选择器将选通输出端的输出数据经过第二锁存器进行数据的保持，保证通过选通输出端输出的数据都已经消除了毛刺。

附图说明

为了更清楚地说明本公开或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本公开实施例所提供的一种产生毛刺的示例性电路结构示意图。

图2A示出了本公开实施例所提供的第一种消除毛刺的示例性电路结构示意图。

图2B示出了根据本公开实施例的一种消除毛刺的电路的示例性波形图。

图3示出了本公开实施例所提供的第二种消除毛刺的示例性电路结构示意图。

图4示出了本公开实施例所提供的第三种消除毛刺的示例性电路结构示意图。

图5示出了本公开实施例所提供的第四种消除毛刺的示例性电路结构示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。