[发明专利]用于卷积计算的芯片及其控制方法、电子装置

说明书

本申请涉及一种用于卷积计算的芯片，包括存储器、处理器及卷积计算模块，其中，所述存储器用于存储卷积参数数据及卷积计算结果；所述处理器与所述存储器连接，基于RISC‑V开源指令集架构，用于接收用户的自定制指令，基于所述自定制指令生成控制指令；所述卷积计算模块与所述处理器及所述存储器均连接，用于接收所述控制指令及所述卷积参数数据，并基于所述控制指令及所述卷积参数数据进行计算，输出卷积计算结果。本申请的用于卷积计算的芯片采用最精简的架构RISC‑V，可以舍去非常多的冗余指令，使内核设计简单，功耗降低。同时把卷积加速的计算用卷积计算模块实现，而不是内核中的软件应用实现，极大提升了卷积加速的计算速度。

技术领域

本申请涉及脉冲调制领域，特别涉及一种用于卷积计算的芯片及其控制方法、电子装置。

背景技术

随着深度神经网络的流行，神经网络计算加速器产品的数量和种类急剧增长，神经网络计算加速专用芯片已成为许多消费、通信、医疗、工业产品的关键组件，这些产品使用各种硬件方法来实现某些特定种类的计算。卷积就是其中最常见的一种，这种运算在神经网络计算中占比相当之大，消耗大量计算时间和功耗。而且卷积的参数和种类繁杂，单一的计算结构无法很好的完成各种卷积的计算加速，所以现在卷积加速器需要一定的可配置性，使其可以在应用现场重新配置，从而满足随时变化的计算需求。在这类加速器芯片中，往往需要嵌入处理器，以实现芯片功能的配置、代码的执行等操作。

然而，在当今处理器领域，主流的架构有x86和ARM架构，这两个架构虽然技术成熟，但其为了兼容性保留了许多落后的指令，导致其指令数目多，指令冗余严重，用它们设计新的处理器，面积和功耗不可避免地比较大。

并且，使用商用的x86和ARM架构还存在着高昂的专利和授权费用问题，使后来的设计者要付出很高的学习成本，也使其在处理器设计上面要做出许多让步。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种用于卷积计算的芯片及其控制方法、电子装置，基于RISC-V开源指令集架构使得用户可以自定义操作，有效提高卷积计算速度，实现功耗优化，同时降低成本。

本申请的一方面提供一种用于卷积计算的芯片，包括存储器、处理器及卷积计算模块，其中，所述存储器用于存储卷积参数数据及卷积计算结果；所述处理器与所述存储器连接，基于RISC-V开源指令集架构，用于接收用户的自定制指令，基于所述自定制指令生成控制指令；所述卷积计算模块与所述处理器及所述存储器均连接，用于接收所述控制指令及所述卷积参数数据，并基于所述控制指令及所述卷积参数数据进行计算，输出卷积计算结果。

上述实施例中的用于卷积计算的芯片中，通过设置存储器用于储存卷积参数数据及卷积计算结果，使得与储存器相连的处理器及卷积计算模块可以随时提取存储器中的数据，基于用户向处理器下达的指令，即可实现复杂的卷积计算。本申请的用于卷积计算的芯片采用最精简的架构RISC-V，可以舍去非常多的冗余指令，使内核设计简单，功耗降低。同时把卷积加速的计算用卷积计算模块实现，而不是内核中的软件应用实现，极大提升了卷积加速的计算速度。

在其中一个实施例中，所述处理器包括基础指令子模块及扩展指令子模块，其中，基础指令子模块用于实现RISC-V标准定义的标准指令集；扩展指令子模块用于实现用户定义的自定制指令集。

在其中一个实施例中，所述卷积计算模块包括寄存器组及矩阵模块，其中，寄存器组与所述扩展指令子模块连接，用于实现所述扩展指令子模块与计算模块之间的信息交互；矩阵模块经由所述寄存器组及所述存储器与所述扩展指令子模块连接，用于接收所述控制指令及所述卷积参数数据，并基于所述控制指令及所述卷积参数数据进行卷积计算，输出卷积计算结果。

在其中一个实施例中，所述寄存器组包括命令寄存器及响应寄存器，其中，命令寄存器与所述扩展指令子模块及所述矩阵模块均连接，用于接收所述控制指令，基于所述控制指令生成控制信号；响应寄存器与所述扩展指令子模块及所述计算模块均连接，用于获取所述卷积计算结果，基于所述卷积计算结果生成响应信号。