[发明专利]扫描驱动单元、扫描驱动电路、阵列基板及显示器

权利要求书

1.一种扫描驱动单元，其特征在于，包括：

EOA驱动单元，其上拉节点和下拉节点上电性连接有下拉控制单元，所述下拉控制单元用于在栅线全开的AGO阶段时，控制所述上拉节点保持为常低电平状态，所述下拉节点保持为常高电平状态，以使所述EOA驱动单元输出常低电平信号；

所述EOA驱动单元，其下拉控制单元包括：

第十四晶体管，其栅极与第三时钟信号输入端相连，漏极级联在一GOA驱动单元的扫描输出端，源极与所述下拉节点电性连接；

第十五晶体管，其栅极与第四时钟信号输入端相连，漏极与所述第三时钟信号输入端相连，源极与所述下拉节点电性连接；

第十六晶体管，其栅极与所述下拉节点电性连接，漏极与低电平参考电源相连，源极与所述上拉节点电性连接；

所述第三时钟信号输入端输入的第三时钟信号为当前EOA驱动单元的控制时钟信号，所述GOA驱动单元输出的行扫描驱动信号为第五时钟信号；

在正常工作阶段时，所述第三时钟信号的起始时间比第五时钟信号的起始时间延迟四分之三个第五时钟信号的脉冲时长，终止时间和第五时钟信号的终止时间相同；所述第四时钟信号输入端输入的第四时钟信号相比第三时钟信号延迟一个第三时钟信号的脉冲时长；在栅线全开的AGO阶段时，所述第三时钟信号、第四时钟信号、第五时钟信号皆为常高电平信号。

2.根据权利要求1所述的扫描驱动单元，其特征在于，

所述第四时钟信号为下一级的GOA驱动单元输出的行扫描驱动信号；

所述下一级的GOA驱动单元，为与当前EOA驱动单元相对应的GOA驱动单元，其后面级联的第一级GOA驱动单元。

3.根据权利要求1所述的扫描驱动单元，其特征在于，所述EOA驱动单元，其下拉节点上电性连接有下拉输出单元，包括：

第十七晶体管，其栅极与所述下拉节点相连，漏极与低电平参考电源相连，源极与所述输出端相连。

4.根据权利要求1所述的扫描驱动单元，其特征在于，所述EOA驱动单元，其上拉节点上电性连接有上拉控制单元，包括：

第十八晶体管，其栅极与漏极皆与当前EOA驱动单元的发光时钟信号输入端相连，源极与所述上拉节点相连；

在正常工作阶段，所述发光时钟信号输入端输入的发光时钟信号与第四时钟信号相同；在栅线全开的AGO阶段，所述发光时钟信号为常低电平信号。

5.根据权利要求4所述的扫描驱动单元，其特征在于，所述EOA驱动单元，其上拉节点上电性连接有上拉输出单元，包括：

第十九晶体管，其栅极与所述上拉节点相连，漏极与高电平参考电源相连，源极与输出端相连；

第二十晶体管，其栅极与所述输出端相连，漏极与所述高电平参考电源相连，源极与所述上拉节点相连；

第二电容，连接在所述第十九晶体管的栅极和第二十晶体管的栅极之间。

6.一种扫描驱动电路，其特征在于，包括：

多个如权利要求1~5任一项所述的扫描驱动单元。

7.根据权利要求6所述的扫描驱动电路，其特征在于，所述扫描驱动单元，还包括：

GOA驱动单元，其上拉节点和下拉节点上电性连接有下拉控制单元，所述下拉控制单元用于在栅线全开的AGO阶段时，控制所述上拉节点保持为常高电平状态，所述下拉节点保持为常低电平状态，以使所述GOA驱动单元输出高电平信号。

8.根据权利要求7所述的扫描驱动电路，其特征在于，所述GOA驱动单元，其下拉控制单元包括：

第一下拉控制单元，用于在栅线全开的AGO阶段时，控制上拉节点保持为常高电平状态；

第二下拉控制单元，用于在栅线全开的AGO阶段时，控制下拉节点保持为常低电平状态。