[发明专利]一种基于MTJ器件的RS触发器

权利要求书

1.一种基于MTJ器件的RS触发器，其特征在于，包括：双路预充电敏感放大器、CMOS双轨电路、两对MTJ器件和两路写入电路，两路写入电路分别用于向两对MTJ器件写入信息，双路预充电敏感放大器通过CMOS双轨电路读取两对MTJ器件中存储的信息；

写入电路包括：NMOS管MN11～MN16、PMOS管MP11和PMOS管MP12，

NMOS管MN13的漏极为写入电路的第一时钟信号端，NMOS管MN14的源极为写入电路的第二时钟信号端，NMOS管MN15的漏极为写入电路的第三时钟信号端，NMOS管MN16的源极为写入电路的第四时钟信号端，第一时钟信号端和第四时钟信号端的时钟信号为互补的时钟信号，第二时钟信号端和第三时钟信号端的时钟信号为互补的时钟信号，

NMOS管MN13的栅极和NMOS管MN16的栅极共同作为写入电路的第一写入控制信号输入端，NMOS管MN14的栅极和NMOS管MN15的栅极共同作为写入电路的第二写入控制信号输入端，

NMOS管MN13的源极连接PMOS管MP11的栅极，NMOS管MN14的漏极连接NMOS管MN11的栅极，NMOS管MN15的源极连接PMOS管MP12的栅极，NMOS管MN16的漏极连接NMOS管MN12的栅极，

PMOS管MP11的漏极与NMOS管MN11的漏极共同作为写入电路的写入电流A连接端，PMOS管MP12的漏极与NMOS管MN12的漏极共同作为写入电路的写入电流B连接端，

PMOS管MP11的源极和PMOS管MP12的源极共同连接电源正极，NMOS管MN11的源极和NMOS管MN12的源极共同连接电源负极。

2.根据权利要求1所述的一种基于MTJ器件的RS触发器，其特征在于，两对MTJ器件分别为MTJ器件MTJ1～MTJ4，

每个MTJ器件均包括两层铁磁层和位于两层铁磁层之间的氧化物阻挡层，

MTJ器件MTJ1和MTJ1对应一路写入电路，MTJ器件MTJ3和MTJ4对应另一路写入电路，

MTJ器件MTJ1的一个铁磁层与一路写入电路的写入电流A连接端相连，MTJ器件MTJ2的一个铁磁层与一路写入电路的写入电流B连接端相连，

MTJ器件MTJ3的一个铁磁层与另一路写入电路的写入电流A连接端相连，MTJ器件MTJ4的一个铁磁层与另一路写入电路的写入电流B连接端相连。

3.根据权利要求2所述的一种基于MTJ器件的RS触发器，其特征在于，铁磁层的材料为CoFeB，氧化物阻挡层的材料为MgO。

4.根据权利要求2所述的一种基于MTJ器件的RS触发器，其特征在于，一路预充电敏感放大器包括：PMOS管MP1、PMOS管MP2、PMOS管TP1、PMOS管TP2、NMOS管TN1、NMOS管TN2、电容C1和电容C2，

另一路预充电敏感放大器包括：PMOS管MP3、PMOS管MP4、PMOS管TP3、PMOS管TP4、NMOS管TN3、NMOS管TN4、电容C3和电容C4，

PMOS管MP1～MP4的栅极均为时钟信号clk的输入端，PMOS管MP1～MP4的源极和PMOS管TP1～TP4的源极均连接电源正极，

PMOS管MP1的漏极、PMOS管TP1的漏极、NMOS管TN1的漏极、PMOS管TP2的栅极、NMOS管TN2的栅极和电容C1的一端相连、并共同作为RS触发器的Q输出端，

PMOS管MP2的漏极、PMOS管TP2的漏极、NMOS管TN2的漏极、PMOS管TP1的栅极、NMOS管TN1的栅极和电容C2的一端相连、并共同作为RS触发器的输出端，

PMOS管MP4的漏极、PMOS管TP4的漏极、NMOS管TN4的漏极、PMOS管TP3的栅极、NMOS管TN3的栅极和电容C4的一端相连、并共同作为RS触发器的输出端，

PMOS管MP3的漏极、PMOS管TP3的漏极、NMOS管TN3的漏极、PMOS管TP4的栅极、NMOS管TN4的栅极和电容C3的一端相连、并共同作为RS触发器的Q'输出端，

电容C1～C4的另一端均连接电源地。

5.根据权利要求4所述的一种基于MTJ器件的RS触发器，其特征在于，CMOS双轨电路包括：NMOS管T1～T6和NMOS管MN1～MN6，

NMOS管MN1～MN6的栅极均为CMOS双轨电路的时钟信号clk的输入端，

NMOS管MN1的漏极连接Q输出端，NMOS管MN2的漏极连接输出端，NMOS管MN3的漏极连接Q'输出端，NMOS管MN4的漏极连接输出端，

NMOS管MN4的源极同时连接NMOS管T1和T2的栅极，NMOS管MN3的源极连接NMOS管T3的栅极，NMOS管MN2的源极连接NMOS管T5的栅极，NMOS管MN1的源极连接NMOS管T4和T6的栅极，

NMOS管T1的漏极连接NMOS管TN1的源极，NMOS管T4的漏极连接NMOS管TN4的源极，NMOS管TN2的源极同时连接NMOS管T2和T3的漏极，NMOS管TN3的源极同时连接NMOS管T5和T6的漏极，

NMOS管T1的源极连接MTJ器件MTJ1的一个铁磁层，NMOS管T2和T3的源极同时连接MTJ器件MTJ2的一个铁磁层，NMOS管T4的源极连接MTJ器件MTJ3的一个铁磁层，NMOS管T5和T6的源极同时连接MTJ器件MTJ4的一个铁磁层，

NMOS管MN5的漏极同时连接MTJ器件MTJ1和MTJ2的另一个铁磁层，NMOS管MN6的漏极同时连接MTJ器件MTJ3和MTJ4的另一个铁磁层，

NMOS管MN5和MN6的源极同时连接电源负极。