[发明专利]半导体器件、存储单元及其形成方法

说明书

一种存储单元包括底部电极、存储元件、间隔件、选择器及顶部电极。存储元件位于底部电极上且包括第一导电层、第二导电层及储存层。第一导电层电连接到底部电极。第二导电层位于第一导电层上，其中第一导电层的宽度小于第二导电层的宽度。储存层位于第一导电层与第二导电层的中间。间隔件位于第二导电层及储存层旁边。选择器设置在间隔件上且电连接到存储元件。顶部电极设置在选择器上。

技术领域

本公开是涉及一种半导体器件、存储单元及其形成方法。

背景技术

半导体器件及集成电路(integrated circuit，IC)通常被制造在单个半导体晶片上。可在晶片级上处理晶片的管芯并将晶片的管芯与其他半导体器件或管芯封装在一起，且已开发出用于晶片级封装的各种技术。用于制作半导体器件及IC的半导体处理继续朝向越大的器件密度及越高的半导体电子组件(例如，用于逻辑处理的晶体管及用于储存信息的存储器)数目以及越小的器件尺寸演进。举例来说，存储器包括非易失性存储器器件，其中非易失性存储器器件即使在断电之后仍能够保留数据。非易失性存储器器件包括电阻式随机存取存储器和/或相变随机存取存储器。

发明内容

一种存储单元包括底部电极、存储元件、间隔件、选择器及顶部电极。所述存储元件位于所述底部电极上且包括第一导电层、第二导电层及储存层。所述第一导电层电连接到所述底部电极。所述第二导电层位于所述第一导电层上，其中所述第一导电层的宽度小于所述第二导电层的宽度。所述储存层位于所述第一导电层与所述第二导电层的中间。所述间隔件位于所述第二导电层及所述储存层旁边。所述选择器设置在所述间隔件上且电连接到所述存储元件。所述顶部电极设置在所述选择器上。

一种半导体器件包括第一内连结构、存储单元及第二内连结构。所述第一内连结构设置在衬底上。所述存储单元设置在所述第一内连结构上，其中所述存储单元包括底部电极、存储元件、选择器、第一间隔件及第二间隔件以及顶部电极。所述底部电极连接到所述第一内连结构。所述存储元件设置在所述底部电极上。所述选择器设置在所述存储元件上，其中所述选择器包括覆盖所述存储元件的顶表面的顶盖部及覆盖所述存储元件的所述侧壁的侧部。所述第一间隔件及所述第二间隔件设置在所述存储元件的两个相对的侧上且被所述选择器的所述侧部覆盖。所述顶部电极设置在所述选择器上且覆盖所述选择器。所述第二内连结构设置在所述存储单元上且电连接到所述顶部电极。

一种形成存储单元的方法。所述方法包括以下步骤。提供底部电极。在所述底部电极上形成存储元件，其中形成所述存储元件包括：形成电连接到所述底部电极的第一导电层；在所述第一导电层上形成储存层；在所述储存层上形成第二导电层，其中所述储存层位于所述第二导电层与所述第一导电层的中间，且所述第一导电层的宽度小于所述第二导电层的宽度。形成位于所述第二导电层及所述储存层旁边的间隔件。在所述间隔件上形成选择器，其中所述选择器电连接到所述存储元件。在所述选择器上形成顶部电极。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征未按比例绘制。事实上，为使论述清晰，可任意地增大或减小各种特征的关键尺寸。

图1到图8是形成根据本公开一些实施例的存储单元的方法中的各个阶段的示意性剖视图。

图9是根据本公开一些其他实施例的半导体器件的示意性剖视图。

图10是根据本公开一些其他实施例的存储单元的示意性剖视图。

图11是根据本公开一些其他实施例的存储单元的示意性剖视图。

图12是根据本公开一些其他实施例的存储单元的示意性剖视图。

图13是根据本公开一些其他实施例的存储单元的示意性剖视图。

图14是根据本公开一些其他实施例的半导体器件的示意性剖视图。