[发明专利]一种应用于低功耗LDO的漏电流补偿电路及方法

权利要求书

1.一种应用于低功耗LDO的漏电流补偿电路，其特征在于包括：包括误差放大器模块、缓冲级模块、功率晶体管模块、电阻反馈回路模块、负载电容模块、漏电流产生源、开关控制电路和漏电流供应管；

在电路工作时，外部输入的带隙基准信号送入误差放大器模块，电阻反馈回路模块生成的信号在误差放大器模块中与带隙基准信号比较后生成误差信号，该误差信号被放大后送入缓冲级模块，在缓冲级模块中进行电平移位，电平移位后生成功率晶体管模块的控制信号，通过该控制信号改变流经功率晶体管模块的电流，对电阻反馈回路模块和负载电容模块进行充电和放电，进而对电阻反馈回路模块的生成信号进行校准；

漏电流产生源实时监测和跟随功率晶体管模块，成比例地产生功率晶体管模块的漏电流，开关控制电路用于实时地监测误差放大器模块和功率晶体管模块的工作状态,在满足预设阈值条件时，开关控制电路打开漏电流供应管，将漏电流产生源产生的漏电流送入漏电流供应管，通过漏电流供应管补偿功率晶体管模块的漏电流；

所述误差放大器模块包括误差放大器A0；误差放大器A0的反向端连接输入的带隙基准信号,同向端连接电阻反馈回路模块,误差放大器A0的输出连接到缓冲级模块的输入和开关控制电路的输入；

缓冲级模块包括晶体管Q1和Q2；功率晶体管模块包括功率晶体管MP；负载电容模块包括负载电容CL；电阻反馈回路模块包括反馈电阻Rfb1和Rfb2；所述漏电流产生源包括PMOS晶体管MP3；所述漏电流供应管包括NMOS管MN1；

缓冲级模块的输出连接到功率晶体管MP的栅极，功率晶体管MP的源极连接电源，功率晶体管MP的漏极连接开关控制电路；漏电流产生源PMOS晶体管MP3源极和栅极均连接到电源，漏极连接到开关控制电路，开关控制电路连接误差放大器A0的输出、功率晶体管MP漏极、漏电流产生源作为输入信号，开关控制电路的输出信号连接漏电流供应管MN1，漏电流供应管MN1的漏极连接功率晶体管MP的漏极、栅极连接开关控制电路、源极接地；

所述开关控制电路包括采样电阻Rs、PMOS管MP1、MP2、NMOS管MN3、MN2、NPN管Q3、Q4、Q5、Q8、Q10、Q12、Q13、PNP管Q6、Q7、Q9、Q11；

采样电阻Rs一端接在功率晶体管MP的漏端，另一端通过反馈电阻Rfb1和Rfb2后接地；NPN管Q3的集电极接PMOS管MP2的漏极，Q3的基极接功率晶体管MP的漏极，NPN管Q3的发射极连接到采样电阻Rs与反馈电阻Rfb1之间；误差放大器A0的同相端连接到反馈电阻Rfb1和反馈电阻Rfb2之间；

PMOS管MP2的栅极与自身的漏极相连，源极接电源VDD；PMOS管MP1的栅极与PMOS管MP2的栅极相连，源极连接电源VDD，漏极连接误差放大器A0的输出端；

NPN管Q4的集电极与电源VDD相连，基极与NPN管Q3的发射极相连，NPN管Q4的发射极与NPN管Q5的集电极相连，NPN管Q5的基极与NPN管Q12的基极相连，NPN管Q5的发射极接地；NPN管Q12的基极与自身集电极相连，NPN管Q12的发射极接地；

PNP管Q6的基极、NPN管Q5的集电极与NPN管Q4的发射极连接在一起，PNP管Q6的发射极与PMOS晶体管MP3的漏极相连；

PNP管Q7的发射极连接电源VDD，Q7的集电极和基极均连接到NMOS管MN3的漏极；NMOS管MN3的源极接地，NMOS管MN3的栅极连接前级偏置电路；

NPN管Q8的基极与PNP管Q7的基极相连，Q8的集电极连接电源VDD，发射极连接NPN管Q13的集电极；NPN管Q13的基极、NPN管Q5基极和NPN管Q12的基极连接在一起，NPN管Q13的发射极接地；

NPN管Q10的基极与误差放大器A0的输出端相连，NPN管Q10的发射极与NPN管Q8的发射极、NPN管Q13的集电极连接在一起；NPN管Q10的集电极与PNP管Q9的集电极相连；PNP管Q9的集电极与自身的基极相连，PNP管Q9的发射极连接电源VDD；

PNP管Q11的发射极连接电源VDD，PNP管Q11的基极连接PNP管Q9的基极，PNP管Q11的集电极与NMOS管MN2的漏极相连，NMOS管MN2的源极接地，栅极与自身的漏极相连，NMOS管MN2的栅极与NMOS管MN1的栅极相连。