[发明专利]硅基片式收发组件温度应力场测试方法

说明书

本发明涉及半导体测试领域，具体涉及一种硅基片式收发组件温度应力场测试方法，包括如下步骤：制作下绝缘层、制作应力传感单元、制作上绝缘层以及引线、堆叠互连、应力测试、温度和应力值输出。本发明的优点在于：相对于现有技术，即使是封装或组装后的组件内部温度也可测试，能够实现组件内部或表面应力场的高精度测量，且应力分布结果精度较高。

技术领域

本发明涉及半导体测试领域，具体涉及一种硅基片式收发组件温度应力场测试方法，其专门针对大尺寸高功耗垂直堆叠硅基片式收发组件的三维温度、应力场测试。

背景技术

现有技术中，如公开号为CN111276475B的中国发明专利公开了一种三维异构集成综合射频前端微系统，该微系统采用多层硅转接板堆叠结构，多个功率可重构收发芯片内嵌于一层或多层硅转接板；电源管理芯片内嵌于一层设有功率可重构收发芯片的硅转接板；超宽带混频器芯片和射频开关矩阵芯片均内嵌于同一层硅转接板；各个可调滤波器芯片通过一体化加工设于两层硅转接板之间，形成夹层结构，夹层结构设于超宽带混频器芯片所在层外侧，或设于超宽带混频器芯片所在层与电源管理芯片所在层之间；每个功率可重构收发芯片均通过一个可调滤波器芯片连接射频开关矩阵芯片；射频开关矩阵芯片连接超宽带混频器芯片；电源管理芯片用于提供控制信号和电源供电。上述专利技术介绍了现有技术中典型的射频前端微系统，其采用的是多层硅转接板堆叠结构。

收发组件是雷达射频前端的重要组成部分，垂直堆叠架构的硅基片式收发组件基于硅基先进封装，组装密度大、体积小，能够大大提高雷达整机的集成度，其典型结构如图1所示，由单层或多层硅基板、硅盖帽组成的盒体及其内部的功能芯片构成，其具体包括第二层硅帽1、第二层硅基板2、第一层硅帽3、第一层硅基板4、第二层功能芯片5、第二层焊球6、第一层功能芯片7、第一层焊球8、组装基板9，组装基板9的上方设置第一层硅基板4，第一层硅基板4与组装基板9之间通过第一层焊球8连接，所述第一层硅基板4上方设置第一层硅帽3，第一层硅基板4与第一层硅帽3之间设置第一层功能芯片7，第一层硅帽3的上方设置有第二层硅基板2，第一层硅帽3与第二层硅基板2之间通过第二层焊球6连接，所述第二层硅基板2的上方设置第二层硅帽1，第二层硅基板2与第二层硅帽1之间设置第二层功能芯片5。

垂直堆叠硅基片式收发组件通常面积较大，超过10mm*10mm，且集成了硅、砷化镓、氮化镓、有机介质、金属等热膨胀系数不同的材料，经过回流焊、热键合等工艺组装或与基板等其他结构进行后续高密度装配时容易产生热失配，形成较大残余应力，影响组件服役寿命。考虑到片式收发组件通常功率较高，工作状态时热功耗大，组件内部芯片结温是否在合理区间，内部和外部不均衡的温度分布和不同材料由此产生的热应力也会降低组件寿命，是制约系统可靠性的关键因素。因此基于可制造性和可靠性对组件的结构和工艺进行优化设计时，需要对比不同设计方案的组件不同状态时的三维温度、应力分布。精确的实时三维温度、应力分布测量的方法对垂直堆叠架构的硅基片式收发组件设计尤为重要。

目前可以使用温度热像仪对芯片的温度分布进行实时监测，这是当前最常用的温度测量手段，但是这种方法只能测试芯片表面，封装或组装后的组件内部无法测量。常规的应力测试基于电阻应变片，应变片需要通过胶水粘接在待测面上，然后通过引线引出信号，这种应变片通常较大，即使是10mm见方面积也只能分布一个应变测试单元，且不能在硅基片式收发组件内部进行集成，不能实现组件内部或表面应力场的高精度测量。莫尔条纹法是一种基于光学干涉高精度测量表面形貌的方法，能够较高精度的实时测量出组件的变形云图，结合有限元模型计算出应力分布，这种是一种间接测量方法，受限于有限元模型的精度，应力分布计算结果与实际有一定的差距。

因此，为了基于温度和应力分布对组件进行优化设计，有必要开发针对垂直堆叠组件的测试方法，分析组装或工作状态下组件内部多层堆叠结构的三维分布温度和应力场。

基于上述缺陷，本发明创作者经过长期的研究和实践终于获得了本发明。

发明内容

本发明所要解决的技术问题在于：