[发明专利]存储元件、存储元件阵列及存储元件的驱动方法

说明书

本发明涉及一种存储元件、存储元件阵列及存储元件的驱动方法。提供一种包括双PN结的存储元件及其驱动方法，其特征在于，包括：包括至少一个双PN结的半导体层；以及同时与所述半导体层接触的阳极及阴极；所述半导体层与所述阳极的接合为肖特基结，与所述阴极的接合为欧姆结。另外，提供一种包括双PN结和控制栅的无电容器存储元件及其驱动方法，其特征在于，包括：包括至少一个双PN结的半导体层；与所述半导体层相接的控制栅；以及同时与所述半导体层接触的阳极及阴极；所述半导体层与所述阳极的接合为肖特基结，与所述阴极的接合为欧姆结。

技术领域

本发明涉及包括肖特基结的存储元件及其驱动方法，更详细而言，涉及一种包括双PN结的存储元件及其驱动方法，不要求原有DRAM中用于物理存储电子的高纵横比的电容器，具有非常简单的结构。

另外，本发明涉及一种包括双PN结和控制栅的无电容器存储元件及其驱动方法，更详细而言，涉及一种不同于原有1晶体管-1电容器(1T-1C)DRAM，不要求高纵横比的电容器，具有非常简单的结构的包括双PN结和控制栅的无电容器存储元件及其驱动方法。

背景技术

原有的动态随机访问存储器(Dynamic Random Access Memory：DRAM)作为半导体器件中最典型的记忆器件，由用于选择特定存储单元的1个场效应晶体管和存储载流子的1个电容器构成，广泛应用于计算机、家电制品、通信设备等工业设备。随着技术发展，所要求的记忆器件的数据存储容量大幅增加，为了开发高容量的记忆器件，正在持续进行着存储单元的缩小化。为了存储单元的缩小化，必须开发用于在狭窄面积中确保高静电容量的高纵横比(aspect ratio)电容器，但稳定性问题和可靠性问题严重，诱发工艺复杂度和工艺费用增加。即，原有1T-1C DRAM由于必须需要电容器，因而在达成存储单元的缩小化及高集成化方面存在界限。

为了克服基于以往1T-1C结构的DRAM的界限，提出了无需电容器也能够在器件内存储载流子的多样类型的无电容器(Capacitor-less)DRAM器件。

其中，介绍了由P型阳极区、N型基极区、P型基极区、N型阴极区构成的P-N-P-N结构的双端可控硅随机存取存储器(Thyristor Random Access Memory：TRAM)。

所述存储器不将电荷存储于电容器，而是在N型基极及P型基极存储载流子，从而能够作为DRAM单元使用，可以具有易于实现存储元件的缩小化及高集成化的优点。但是，为了TRAM稳定运转，要求充分长度的N型基极区及P型基极区，在器件缩小化方面造成许多制约。另外，在构成TRAM的P型阳极区-N型基极区结、N型基极区-P型基极区结、P型基极区-N型阴极区结分别要求陡峭的掺杂曲线(abrupt doping profile)，存在工艺上的困难。另外，当利用双端无电容器DRAM，例如利用双端TRAM构成存储阵列的情况下，在执行特定存储单元的读/写操作时，会在位于相同位线(Bitline)和字线(Word line)的不同存储单元不可避免地施加“扰动”电压，因而会引起邻接的存储单元中存储的数据受损的致命的可靠性问题。

另外，介绍了一种在PN二极管两端包括肖特基结及欧姆结的可切换的存储二极管。

所述存储器具有包括有源层及无源层的二极管，以及在其两端由肖特基结及欧姆结构成的简单结构，因而可以有效减小工艺复杂性，可以显著减小器件的大小和耗电。但是，存储元件的性能极大地由肖特基势垒高度所左右，因而存在金属电极物质选择极大受极的缺点。另外，即使使用具有最佳功函数的金属物质，在金属-半导体界面处形成的多个缺陷可能会使存储元件无法运行或极大降低运行性能。

因此，依然要求一种在节省DRAM工艺费用的同时，有利于存储元件的缩小化、确保优秀存储特性及可靠性的无电容器存储器结构及其运行方法。

发明内容

本发明要解决的课题是，避免在因半导体接合引起的高电场与肖特基接合时要求特定功函数的金属电极物质的依赖性，从而实际上提供一种高性能、高集成存储元件制作及驱动方法。