[发明专利]面向多通道SAR的方位向均匀采样实现系统及方法

权利要求书

1.一种面向多通道SAR的方位向均匀采样实现系统，其特征在于，所述系统通过逆滤波器重构的预处理操作均匀化原始接收信号，恢复所述原始接收信号的方位向频谱；其中，逆滤波器重构的预处理操作的矩阵求逆部分通过FPGA实现基于拉格朗日插值的可变阶范德蒙矩阵快速求逆；

所述通过FPGA实现基于拉格朗日插值的可变阶范德蒙矩阵快速求逆部分包括：元素缓存模块、u矩阵元素计算模块和v矩阵元素计算模块构成的第一支路，π向量及其倒数计算模块构成的第二支路，还包括矩阵乘法模块。

2.根据权利要求1所述的系统，其特征在于，

所述元素缓存模块，用于缓存输入的范德蒙矩阵元素a₁，a₂…a_n，n为正整数；

所述u矩阵运算模块，用于根据所述范德蒙矩阵元素a₁，a₂，...a_n在第一支路进行u矩阵元素计算；

所述v矩阵运算模块，用于在u矩阵元素计算完成后进行v矩阵元素计算；

所述π′向量及其倒数计算模块，用于根据所述范德蒙矩阵元素a₁，a₂...a_n在第二支路进行π′向量计算；并在π′向量计算完成后，对所述π′向量进行求倒计算1/π′(a_i)，得到对角线元素结果；

所述矩阵乘法模块，用于根据所述v矩阵元素和所述对角线元素结果进行矩阵乘法，得到范德蒙类矩阵的逆矩阵。

3.根据权利要求2所述的系统，其特征在于，所述u矩阵运算模块包括：延迟相关累乘器、深度为n的u矩阵元素寄存器组和第一类反馈列元素计算器，其中所述第一类反馈列元素计算器包括乘法器和减法器；

通过所述延迟相关累乘器计算u矩阵的第一列元素，通过取反计算后，依次存入深度为n的u矩阵元素寄存器组，作为后续列元素计算的输入，此时存储的元素序列是

通过所述第一类反馈列元素计算器计算后续斜对角元素，采用原位替换存储的方式进行计算，根据u矩阵元素计算公式利用计算出后，不参与后续运算，替换掉存储位置；替换掉存储位置；依次类推直到第二列最后一行的元素替换掉此时第二列元素全部计算完毕；

后续i列计算的中间元素逐一替换u矩阵元素寄存器组中第i～n-i个数值，最终得到全部的v矩阵计算输入序列：

4.根据权利要求2所述的系统，其特征在于，所述v矩阵运算模块包括：两个深度为n的寄存器组和n个第二类反馈列元素计算器，所述第二类反馈列元素计算器包括乘法器和加法器；v矩阵元素的每一行采用一个所述第二类反馈列元素计算器进行计算；

所述两个深度为n的寄存器组分别用于存储输入范得蒙矩阵元素以及u矩阵元素寄存器组中存储的元素；

针对v矩阵第i行计算(i＝1，2，…n)，固定所述乘法器的一端输入为行对应的范得蒙矩阵元素ai；在整个v矩阵计算过程中，该端口输入不再更新；

乘法器的另一端输入初始值为1，之后该另一端输入为上一轮计算结果；乘法计算结果输出作为所述加法器一端输入；所述加法器另一端输入为u矩阵元素寄存器组中的元素；

每轮列元素计算完毕后，从u矩阵元素寄存器组中同步更新所有加法器的另一端输入，刷新每一行的uⁿ⁺¹值，输出的结果存入一个n×n的存储阵列中。

5.根据权利要求2所述的系统，其特征在于，所述π'向量及其倒数计算模块包括流水减法器、延迟相关累乘器和除法器；

固定流水减法器的一个输入端为范德蒙矩阵元素中的一个基准元素a_i(i＝1，2，…n)；

流水减法器的另一个输入端从元素缓存模块中依次读取其他范德蒙矩阵元素与所述基准元素a_i进行减法运算；

所述流水减法器的运算结果输出至延迟相关累乘器，得到基准元素对应的π'向量元素，所述延迟相关累乘器经过固定延迟后，将累乘结果输出至除法器，经过一次除法，得到基准元素对应的π'向量元素的倒数，存入寄存器或者RAM中，完成一个π'向量元素计算；

更换所述流减法器输入的基准元素，重复上述步骤，完成全部π'向量及相关求倒计算。