[发明专利]一种信号传输损耗补偿电路、集成电路及传输系统有效
申请号: | 202110835432.4 | 申请日: | 2021-07-23 |
公开(公告)号: | CN113590515B | 公开(公告)日: | 2022-09-27 |
发明(设计)人: | 冒鑫;马怀昌;谢芳;薛恺;裔鹏;王继春 | 申请(专利权)人: | 上海锐星微电子科技有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40;H04L25/03 |
代理公司: | 上海伯瑞杰知识产权代理有限公司 31227 | 代理人: | 孟旭彤 |
地址: | 200233 上海市徐*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 信号 传输 损耗 补偿 电路 集成电路 系统 | ||
1.一种信号传输损耗补偿电路,该电路与USB串口总线并接,用于对通过该USB串口总线的数字信号进行损耗补偿,
所述补偿电路包括依次连接的过压保护电路、直流电平补偿电路、和沿口调整电路,
所述沿口调整电路连接所述数字信号传输线,用于调整数字信号沿口,调节数据转换速率;
所述直流电平补偿电路连接所述数字信号线端口,以及所述沿口调整电路输出端,用于增大所述数字信号高电平时的直流电平值;
所述过压保护电路并接所述数字信号传输线,用于保护所述信号传输损耗补偿电路不被外部高压损坏;其中,
所述沿口调整电路,包括,
第一均衡比较器、第一与逻辑门、第一延迟单元、第三MOS管、第四MOS管、第一电流源和第三电流源,以及
第二均衡比较器、第二与逻辑门、第二延迟单元、第五MOS管、第六MOS管、第五电流源和第六电流源,其中,
第一均衡比较器和第二均衡比较器的输入端交叉连接,且分别接入所述串口总线的数字信号线对,
第一均衡比较器的输出端同时接入第一与逻辑门和第一延迟单元的输入端,第二均衡比较器的输出端同时接入第二与逻辑门和第二延迟单元的输入端,
第一延迟单元的输出端与第二与逻辑门的另一个输入端连接,第二延迟单元的输出端与第一与逻辑门的另一个输入端连接,
第一与逻辑门的输出端并接第三MOS管和第六MOS管的栅端,第二与逻辑门的输出端并接第四MOS管和第五MOS管的栅端,
第三MOS管与第四MOS管串接后分别连接第一电流源和第三电流源,第五MOS管与第六MOS管串接后分别连接第二电流源和第四电流源。
2.根据权利要求1所述的信号传输损耗补偿电路,其特征在于,所述过压保护电路包括第一MOS管和第二MOS管,分别连接串口总线的数字信号线对中的一根。
3.根据权利要求1所述的信号传输损耗补偿电路,其特征在于,所述直流电平补偿电路包括第一逻辑判断电路和第一电平补偿电路,
所述第一逻辑判断电路的输出端连接所述第一电平补偿电路的输入端,
所述第一逻辑判断电路的输入端连接所述沿口调整电路的逻辑输出端,
所述第一电平补偿电路的输出端连接所述串口总线的数字信号线对。
4.根据权利要求3所述的信号传输损耗补偿电路,其特征在于,
所述第一电平补偿电路包括第七MOS管、第八MOS管、第九MOS管、第五电流源,
第一逻辑判断电路包括第一或非逻辑门、第二或非逻辑门、第三或非逻辑门,其中,
第五电流源并接第七MOS管、第八MOS管、第九MOS管,
第一均衡比较器的输出、第一延迟单元的输出接入第一或非逻辑门的输入端,第一或非逻辑门的输出连接第八MOS管的栅端,
第二均衡比较器的输出、第二延迟单元的输出接入第二或非逻辑门的输入端,第二或非逻辑门的输出连接第七MOS管的栅端,
第一或非逻辑门的输出、第二或非逻辑门的输出接入第三或非逻辑门的输入端,第三或非逻辑门的输出连接第七MOS管的栅端,
第七MOS管、第八MOS管的源端分别连接所述串口总线的数字信号线对。
5.一种数字信号传输系统,其特征在于,包括第一数字信号端口、第二数字信号端口、以及连接第一、第二数字信号端口的数字信号传输线,
还包括如权利要求1所述的信号传输损耗补偿电路,该补偿电路跨接于所述的数字信号传输线上。
6.一种集成电路,跨接与数字信号传输线路,用于对数字信号进行传输损耗补偿,其特征在于,该集成电路包括如权利要求1所述的信号传输损耗补偿电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海锐星微电子科技有限公司,未经上海锐星微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110835432.4/1.html,转载请声明来源钻瓜专利网。