[发明专利]减少交叉开关阵列电路中的潜电流通路

说明书

本公开公开了一种采用nTnR设计从而减少潜电流通路和面积大小的交叉开关阵列电路技术。一种示例性交叉开关阵列电路包括：第一晶体管，包括第一源极，第一漏极，和第一栅极；第一RRAM组件，连接至所述第一晶体管的第一源极；第二晶体管，包括第二源极，第二漏极和第二栅极；第二RRAM组件，连接至所述第二晶体管的第二源极；字线，连接至所述第一晶体管的所述第一漏极和所述第二晶体管的所述第二漏极；第一位线，连接至所述第一RRAM组件；第二位线，连接至所述第二RRAM组件，其中所述第一晶体管的第一栅极被配置为连接至第一选通式电压源，所述第二栅极被配置为连接到第二选通式电压源。

技术领域

本公开内容一般涉及配备一个或多个电阻式随机存取存储器单元(resistiverandom access memory，RRAM)的交叉开关阵列电路，尤其涉及采用nTnR设计用于减少潜电流通路和最小化面积的交叉开关阵列。

背景技术

传统交叉开关电路可以包括相互交叉的水平金属线行和垂直金属线列(或其他电极)以及在其交叉点上形成的交叉开关器件。交叉开关阵列可以用于非易失性固态存储器、信号处理,控制系统、高速图像处理系统、神经网络系统、内存计算等应用。

RRAM是一种能够响应足够的电刺激而改变电阻的两端无源器件,其高性能非易失性存储器应用已引起广泛关注。RRAM的电阻可以在高电阻状态(HRS)和低电阻状态(LRS)两种状态之间电切换。从HRS到LRS的切换事件通常称为“设置”或“接通”开关。从LRS到HRS的切换事件通常称为“重置”或“关”切换过程。

然而，电阻式存储器中的潜电流仍然是一大技术挑战。具体来说，潜电流对大规模交叉开关阵列有很大的负面影响。例如，潜电流会导致不需要的操作(例如，电子设备的非预期编程)，或阻止期望性能的实现(例如，准确的信号读取)。在内存计算应用和神经形态计算应用中，潜电流造成的这些问题会更加严重。例如，在神经形态计算过程中，当根据RRAM的离散电导状态适应调整突触权重时，RRAM的电导的轻微变化可能导致不正确的输出。同时，大的潜电流会对阵列大小上线造成影响，阻碍在实际操作中试用更大的忆阻器阵列。

发明内容

本公开公开了关于在交叉开关阵列电路中使用nTnR设计减少潜电流通路和面积大小的技术。

在一些实施方式中，一种交叉开关阵列电路，包括：第一晶体管，包括第一源极，第一漏极，和第一栅极；第一RRAM组件，连接至所述第一晶体管的第一源极；第二晶体管，包括第二源极，第二漏极和第二栅极；第二RRAM组件，连接至所述第二晶体管的第二源极；字线，连接至所述第一晶体管的所述第一漏极和所述第二晶体管的所述第二漏极；第一位线，连接至所述第一RRAM组件；第二位线，连接至所述第二RRAM组件，其中所述第一晶体管的第一栅极被配置为连接至第一选通式电压源，所述第二栅极被配置为连接到第二选通式电压源。

在一些实施方式中，所述第一晶体管和所述第二晶体管制备于相同衬底。

在一些实施方式中，所述衬底的材料包括硅，二氧化硅，氧化铟镓锌，氧化铟锡或玻璃。

其中所述第一源极和所述第二源极是在衬底上的同一有源区。

在一些实施方式中，所述第一漏极是衬底上的第一漏区，所述漏极是衬底上的第二漏区，其中，所述有源区，第一漏区或所述第二漏区是N型掺杂或P型掺杂。

在一些实施方式中，第一RRAM组件包括第一底电极，形成于所述第一底电极上的第一RRAM氧化物，和制备于第一RRAM氧化物上的第一顶电极；第二RRAM组件包括第二底电极，制备于所述第二底电极上的第二RRAM氧化物，和制备于第二RRAM氧化物上的第二顶电极。

在一些实施方式，所述第一顶电极，第一底电极，第二顶电极或第二底电极的材料包括Pd,Pt,Ir,W,Ta,Hf,Nb,V,Ti,TiN,TaN,NbN及其组合，或者与其他导电材料的合金。