[发明专利]一种位宽可变的求模运算方法及求模运算电路

说明书

本发明一种位宽可变的求模运算方法及求模运算电路，先对模数左移，用左移的结果和模数结合被操作数的位宽，按由大到小的顺序形成N+1个区间，左移一位，用被操作数减去第1个区间的最小值，判断所得结果与该值的大小，结果大于时，用该结果替换被操作数继续作减去操作，直到所得结果小于为止，然后进行下一个区间操作，若一开始就小于，则直接进入下一个区间，重复上述操作直到进入最后一个区间，再作减去和比较操作，完成求模运算，左移两位或以上时，对被操作数所在的区间进行判断，然后将被操作数跳转到对应区间，按照之前过程直接进行之后区间的减去和比较操作；相应的电路需配置若干个移位器、寄存器、减法器和选择器。

技术领域

本发明涉及数字电路技术领域，具体为一种位宽可变的求模运算方法及求模运算电路。

背景技术

随着信息科学与技术的飞速发展，信息网络已广泛应用。而密码技术是信息安全的核心，是网络空间安全的基石。密码技术是对信息进行加密、分析、识别和确认以及对密钥进行管理的技术。密码技术的发展和应用领域在不断发展。目前，美国国家标准技术研究所(NIST)正在制定的新一代密码技术标准是后量子密码的标准。后量子密码是能够抵抗量子计算机对现有密码算法攻击的新一代密码算法。经过三轮的筛选，所胜出的七种密码算法中有六种需要用到模运算单元。同时模运算不仅是这几种密码算法的运算密集型算子，同时也是它们的安全性保障。

随着密码算法的不断发展，它们的逻辑运算复杂度不断升高，运算的数据量不断加大，CPU已经逐渐不能满足密码算法对运算速度的需求，目前的发展方向趋向于通过外部芯片来对数据运算进行加速。在密码算法的硬件实现中，常见的实现手段为FPGA(FieldProgrammable Gate Array)、ASIC(Application SpecificIntegrated Circuit)和SOC(System On Chip)。其中FPGA作为一种半定制电路的出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，但是它的缺点是设备上资源的限制。

目前常见的求模算法为以下两种：barrett算法和montgomery算法。这两种算法的硬件实现可以针对不同类型的求模运算进行加速，但是它们的缺点是消耗了FPGA上珍贵的DSP资源，这与主逻辑运算单元对DSP的使用产生了冲突。

发明内容

针对现有技术中存在的问题，本发明提供一种位宽可变的求模运算方法及求模运算电路，避免了使用DSP资源的同时，具有较好的灵活性。

本发明是通过以下技术方案来实现：

一种位宽可变的求模运算方法，包括如下步骤：

步骤1，对模数进行左移操作，获得N个左移的结果，用这些左移的结果和模数结合被操作数的位宽，按照由大到小的顺序形成N+1个区间，将第i个区间的最小值记为M_i，i＝1、2、3…n或n+1；

步骤2，当对模数左移一位时，进行步骤2a，当对模数左移两位或两位以上时，对被操作数所在的区间进行判断，然后将被操作数跳转到对应区间，根据所在区间的M_i，结合之后步骤中出现的M_i，跳转到之后对应的步骤中；

步骤2a，用被操作数减去M₁，所得结果与M₁进行比较；

步骤2b，若所述结果小于M₁时，进行步骤3，若所述结果大于M₁时，用该结果替换被操作数继续进行步骤2a，直到所得结果小于M₁，然后进行步骤3；

步骤3，将步骤2得到的结果替换被操作数，将M₁替换为M₂，将继续进行步骤2a和步骤2b，然后进行步骤4；