[发明专利]用于大规模集成芯片内单个器件的抗辐照能力的分析方法

说明书

本发明公开了一种用于大规模集成芯片内单个器件的抗辐照能力的分析方法，将完整的大规模集成电路芯片，开盖去封装，通过机械研磨和化学刻蚀，逐层剥离钝化层、金属互连线，获得器件外露的裸芯片；将所述器件外露的裸芯片置于Co60γ射线源电离辐射环境中，测试其电学特性；采用聚焦离子束，将器件外露的裸芯片进行切割，分离出芯片内部典型器件，并生长引线，获得隔离的单个器件测试系统；将所隔离的单个器件测试系统置于Co60γ射线源电离辐射环境中，测试其隔离状态下单个器件的电学特性。本发明直接测量裸芯片整体的辐照损伤，能够直接测量芯片内部单个器件辐照损伤电学性能，能够直接测试目标器件的辐照损伤特性。

技术领域

本发明属于半导体芯片性能分析评价技术领域，具体涉及一种用于大规模集成芯片内单个器件的抗辐照能力的分析方法。

背景技术

随着航天技术的发展，特别是我国在实施“载人航天”、“探月工程”和“火星探测工程”等项目取得重大突破与进展，越来越多的大规模集成芯片都需要在空间环境工作。这些大规模集成芯片在空间环境下总会受到空间辐射的影响，进而导致芯片性能衰减，系统可靠性降低；根据已有的报道显示，在轨运行卫星中，由空间环境辐射效应所造成的芯片异常占总故障的40～50％，空间的辐射射线会在芯片内部器件和材料中引入大量缺陷，进而对芯片的可靠性构成严重威胁。

目前，国内外对于大规模集成芯片低剂量率辐照损伤的测试，主要利用Co60的γ射线作为辐照源，测试方法和标准主要依据为GJB548B-2005《微电子器件试验方法和程序》中方法1019.2《电离辐射(总剂量)试验程序》的规定，该试验程序规定了对已封装的半导体集成电路进行Co60γ射线源电离辐射总剂量作用的试验要求，通过该试验，可能使受辐射芯片电学特性产生严重退化，是一种破坏性试验。

需要注意的是，该试验对象是已经封装好的半导体集成芯片，该方法能够对半导体集成芯片成品的整体抗辐照性能进行很好的评估。但是，在大规模集成电路中，通常集成了大量的器件，如MOS管、三级管、二极管、PN结和电阻、电容等，在此基础上还有钝化层、封装管壳等外部构件对内部器件的屏蔽保护作用。因此，通过这种方法，很难真实和直接的确定哪种器件对辐照损伤最为敏感，这不利于研究单个器件的辐照损伤机理。

此外，在进行抗辐照性能测试过程中，通常需要伴随着电测试，也即芯片内部各器件是在电学偏置状态，这种状态下，芯片内部各器件之间存在大量的电学参量耦合，这种电学参量耦合会加剧或者延缓器件的辐照损伤效应，这也不利于研究单个器件电学参量耦合前后辐照损伤机理。

为了研究大规模集成芯片内部单个器件的抗辐照损伤能力，迫切需要一种能够针对完全暴露的单个器件、且能够和其他器件进行电学隔离的方法，快速、灵敏、简便易行地评价电子材料、工艺和器件抗辐射能力。

发明内容

有鉴于此，本发明的主要目的在于提供一种用于大规模集成芯片内单个器件的抗辐照能力的分析方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供一种用于大规模集成芯片内单个器件的抗辐照能力的分析方法，该分析方法具体按照以下步骤实施：

步骤1、将完整的大规模集成电路芯片，开盖去封装，通过机械研磨和化学刻蚀，逐层剥离钝化层、金属互连线，获得器件外露的裸芯片；

步骤2、将所述器件外露的裸芯片置于Co60γ射线源电离辐射环境中，测试其电学特性；

步骤3、采用聚焦离子束(FIB)，将步骤1获得的器件外露的裸芯片进行切割，分离出芯片内部典型器件，并生长引线，获得隔离的单个器件测试系统；

步骤4、将步骤3所隔离的单个器件测试系统置于Co60γ射线源电离辐射环境中，测试其隔离状态下单个器件的电学特性。

上述方案中，所述步骤1具体按照以下步骤实施：