[发明专利]用例生成方法及装置、测试方法、可测试性设计方法

说明书

本申请实施例提供一种用例生成方法及装置、测试方法、可测试性设计方法，涉及芯片测试技术领域。该用例生成方法包括：通过预设约束文件对低速模块进行综合，以得到综合后的低速模块；基于插入扫描链后的编译工具和所述综合后的低速模块生成SPF文件；获取所述综合后的低速模块中捕获模式的目标频率；基于所述目标频率修改所述SPF文件中的参数，并基于修改后的SPF文件生成测试用例。该方法在预设约束文件中未定义扫描时钟，并通过修改SPF文件中的参数，从而可以降低扫描测试的捕获模式的频率，可以使得低速模块和高速模块可以一起进行测试。进而可以减小综合低速模块所得的面积，从而减少测试成本，还可以提高测试覆盖率。

技术领域

本申请涉及芯片测试技术领域，特别地，涉及一种用例生成方法及装置、测试方法、可测试性设计方法。

背景技术

在可测试性设计(design for testability，DFT)中，往往要权衡测试覆盖率和测试成本开销。而测试成本开销的增加可能由两部分组成，一部分是添加测试逻辑导致芯片的面积成本增加，另一部分是产生非最佳模式导致测试的时间成本增加。

对于设计中的低速模块，一般其功能频率较低，组合逻辑较大较复杂，因此综合工具会使低速模块综合出来的门级网表延时较大。且在综合阶段，综合工具会读入约束文件对低速模块进行综合，约束文件中往往定义有扫描时钟。由于扫描时钟的频率较高，而低速模块的功能频率较低，因此为了满足低速模块的功能模式的频率，同时也为了满足扫描时钟的频率，综合工具会优化低速模块的组合逻辑，优化过程中会采用驱动能力更大的门级单元来减小组合逻辑延时，而驱动能力大的门级单元相对于驱动能力小的门级单元速度会更快但其面积会更大，所以综合工具会使低速模块综合所得的面积迅速增加。而为了提升测试覆盖率，现有技术在插入扫描链的过程中添加测试点，然而这样不但会导致芯片面积有所增加，而且覆盖率却未有改善。

发明内容

本申请实施例提供一种用例生成方法及装置、测试方法、可测试性设计方法，以改善上述问题。

第一方面，本申请是实施例提供一种用例生成方法。用例生成方法包括：通过预设约束文件对低速模块进行综合，以得到综合后的低速模块；基于插入扫描链后的编译工具和综合后的低速模块生成SPF文件；获取综合后的低速模块中捕获模式的目标频率；以及基于目标频率修改SPF文件中的参数，并基于修改后的SPF文件生成测试用例。

第二方面，本申请实施例提供一种测试方法。测试方法应用于芯片，包括本申请实施例第一方面提供的用例生成方法。此外，测试方法还包括：基于测试用例对未封装的芯片进行测试，得到测试值；比对所述测试值与测试用例对应的预估值；以及当测试值与测试用例对应的预估值不一致时，确定未封装的芯片的测试结果不满足要求。

第三方面，本申请实施例提供一种可测试性设计方法。可测试性设计方法包括本申请实施例第一方面提供的用例生成方法。此外，可测试性设计方法还包括：基于测试用例进行可测试性设计仿真。

第四方面，本申请实施例提供一种用例生成装置。用例生成装置包括：综合模块，用于通过预设约束文件对低速模块进行综合，以得到综合后的低速模块；文件生成模块，用于基于插入扫描链后的编译工具和综合后的低速模块生成SPF文件；获取模块，用于获取综合后的低速模块中捕获模式的目标频率；以及用例生成模块，用于基于目标频率修改SPF文件中的参数，并基于修改后的SPF文件生成测试用例。

第五方面，本申请实施例提供一种设备。该设备包括：一个或多个处理器；存储器；以及一个或多个应用程序。其中，一个或多个应用程序被存储在存储器中并被配置为由一个或多个处理器调用以执行本申请各实施例提供的方法步骤。