[发明专利]一种集成纳米片结构、SRAM单元及其制备方法

权利要求书

1.一种集成纳米片结构，其特征在于，集成纳米片结构包括：多个集成纳米片结构，每个集成纳米片结构自下而上包括：衬底(101)、第一堆叠层、中间栅层、第二堆叠层、位于第一堆叠层两侧的PFET外延源漏区(401)、位于第二堆叠层两侧的NFET外延源漏区(402)、隔离PFET外延源漏区(401)以及NFET外延源漏区(402)的隔离层(403)，所述第一堆叠层包括多个堆叠的N型硅层(102)、包裹N型硅层(102)的下层栅极(701)以及隔离下层栅极(701)与PFET外延源漏区(401)的间隔层(301)，中间栅层包括下层栅极(701)以及上层栅极(702)，所述第二堆叠层包括多个堆叠的P型硅层(104)、包裹P型硅层(104)的上层栅极(702)以及隔离上层栅极(702)与NFET外延源漏区(402)的间隔层(301)。

2.一种集成纳米片结构的SRAM单元，其特征在于，包括如权利要求1的两个集成纳米片结构、第一N型独立纳米片结构以及第二N型独立纳米片结构，两个集成纳米片结构为第一集成纳米片结构以及第二集成纳米片结构，第一集成纳米片结构以及第二集成纳米片结构构成反相器回路，第一集成纳米片结构中的上层栅极(702)与第二集成纳米片结构的第二输出端口相连，所述第二输出端口由第二集成纳米片结构第一侧的PFET外延源漏区(401)与第一侧的NFET外延源漏区(402)相连接引出，第二集成纳米片结构中的上层栅极(702)与第一集成纳米片结构的第一输出端口相连，所述第一输出端口由第一集成纳米片结构第一侧的PFET外延源漏区(401)与第一侧的NFET外延源漏区(402)相连接引出，第一集成纳米片结构中第二侧的PFET外延源漏区(401)连接供电线，第二侧的NFET外延源漏区(402)连接地线，第二集成纳米片结构中第二侧的PFET外延源漏区(401)连接地线，第二侧的NFET外延源漏区(402)连接供电线，第一输出端口与第一N型独立纳米片结构的源端相连，第一N型独立纳米片结构中的漏端与第一字线相连引出，栅端与位线相连引出；第二输出端口与第二N型独立纳米片结构的源端相连，第二N型独立纳米片结构中的漏端与第二字线相连引出，栅端与位线相连引出。

3.一种集成纳米片结构的制备方法，其特征在于，所述制备方法包括：

步骤1：获取衬底(101)；

步骤2：在所述衬底(101)自下而上竖直淀积N型超晶格结构与P型超晶格结构；

其中，N型超晶格结构由N型子堆叠层堆叠构成，N子堆叠层自下而上包括N型硅层(102)与硅锗牺牲层(103)，P型超晶格结构由P型子堆叠层堆叠构成，P子堆叠层自下而上包括P型硅层(104)与硅锗牺牲层(103)；

步骤3：在所述P型超晶格结构上生长伪栅极结构(201)，以使伪栅极结构(201)两侧相对P型超晶格结构顶部两侧有一定的凹进；

步骤4：在所述硅锗牺牲层(103)两侧刻蚀，形成凹槽；

其中，所述凹槽与所述凹进的尺寸相同；

步骤5：在所述凹槽以及所述凹进沉积介质，形成间隔层(301)；

步骤6：在所述N型超晶格结构的两侧生长PFET外延源漏(401)，以及在P型超晶格结构的两侧生长NFET外延源漏(402)；

步骤7：在所述PFET外延源漏(401)与NFET外延源漏(402)之间生长隔离层(403)；

步骤8：刻蚀掉伪栅极结构(201)以及硅锗牺牲层(103)，形成沟道；

步骤9：P型硅层(104)以及N型硅层(102)的表面生长介质层(601)；

步骤10：在所述N型硅层(102)淀积金属，形成包裹N型硅层(102)的下层栅极(701)；

步骤11：在所述P型硅层(104)淀积金属，形成包裹P型硅层(104)的上层栅极(702)。

4.根据权利要求3所述的制备方法，其特征在于，所述步骤4包括：

在所述硅锗牺牲层(103)的两侧使用同性刻蚀或使用湿法刻蚀，形成凹槽；

其中，湿法刻蚀使用的材料包括过氧化氢与氢氟酸混合物、硝酸与氢氟酸混合物。