[发明专利]自适应的可重构处理阵列与主控交互方法及装置

说明书

本发明公开了一种自适应的可重构处理阵列与主控交互方法及装置，其中该装置包括控制型处理单元，设置在可重构处理阵列上，用来代替主控对协处理器接口中的全局寄存器GR的读写，实现数据的搬运和阵列的执行。本发明大大降低了阵列与主控的耦合度，缩短了应用的执行时间，极大地提高了计算能力和计算性能，满足应用计算性能的需求，针对数据密集型和计算密集型应用，很适合应用到硬件加速设计。

技术领域

本发明涉及大规模集成电路技术领域，尤其涉及自适应的可重构处理阵列与主控交互方法及装置。

背景技术

本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

协处理器接口模块是主控和可重构处理阵列交互的桥梁，协处理器接口除了可以读写可重构处理阵列上的共享全局寄存器之外，还有10个面向可重构处理阵列功能控制的全局寄存器，这10个寄存器对可重构处理阵列中的处理单元不可见。协处理器接口模块通过解析这10个寄存器的数值，生成使能信号，对可重构处理阵列计算、数据搬运、配置搬运等任务进行控制。

在增加控制型处理单元之前，这些面向控制的特殊全局寄存器的数值是由主控负责写入的。主控每次向一个全局寄存器写入数值都会浪费大量的时钟周期，而每发起一次可重构处理阵列启动任务或者发起一次数据搬运任务，会向多个特殊全局寄存器写值。当一个应用在执行的时候，这些任务会迭代多次，所以产生的时间开销将会呈现数量级的增长。

发明内容

本发明实施例提供一种自适应的可重构处理阵列与主控交互方法，该方法包括：

在可重构处理阵列上增加一个控制型处理单元，用来代替主控对协处理器接口中的全局寄存器GR的读写，实现数据的搬运和阵列的执行。

本发明实施例还提供一种自适应的可重构处理阵列与主控交互装置，该装置包括：控制型处理单元，设置在可重构处理阵列上，用来代替主控对协处理器接口中的全局寄存器GR的读写，实现数据的搬运和阵列的执行。

本发明实施例中，与现有技术中对可重构处理阵列计算、数据搬运、配置搬运等任务进行控制全部由主控来完成的技术方案相比，通过在可重构处理阵列上设置控制型处理单元，用来代替主控对协处理器接口中的全局寄存器GR的读写，实现数据的搬运和阵列的执行。可以大大降低阵列与主控的耦合度，缩短应用的执行时间，极大地提高计算能力和计算性能，满足应用计算性能的需求，针对数据密集型和计算密集型应用，很适合应用到硬件加速设计。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为可重构处理器块RPU(reconfigurable processor unit)的架构图；

图2为搬运配置的任务执行前主控所需的操作流程示意图；

图3为在向share memory搬运数据之前，主控需要做的操作流程示意图；

图4为本发明实施例中自适应的可重构处理阵列与主控交互装置架构图，即增加控制型PE后可重构阵列架构图；

图5为本发明实施例中控制型PE架构图；

图6为本发明实施例中控制型PE配置信息格式示意图；

图7为原版512点FFT的执行过程示意图；

图8为本发明实施例中新版512点FFT执行过程示意图；

图9为本发明实施例中控制型PE执行的配置信息示意图。

具体实施方式