[发明专利]具有双金属控制栅的半浮栅晶体管的制造方法

说明书

本发明公开了一种具有双金属控制栅的半浮栅晶体管的制造方法，栅极结构的形成工艺包括：步骤一、在半导体衬底上形成半浮栅结构。步骤二、形成由第二栅介质层和第二多晶硅层叠加而成的伪栅极结构；伪栅极结构覆盖第一金属控制栅、控制栅间介质层和第二金属控制栅的形成区域并呈一个整体结构。步骤三、将伪栅极结构替换为由第三栅介质层和第三金属栅叠加形成的金属栅块。步骤四、进行刻蚀工艺将金属栅块分割成第一和第二金属控制栅。步骤五、在控制栅间介质层的形成区域形成所述控制栅间介质层。本发明不需要对金属栅的栅介质层进行化学机械研磨，能降低工艺难度且和现有工艺平台如28HK平台完全兼容。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种具有双金属控制栅的半浮栅晶体管(Semi-Floating Gate transistor)的制造方法。

背景技术

半浮栅晶体管具有取代DRAM的具大潜力，它读写快，且不需要电容器件。半浮栅晶体管与普通的浮栅器件不同之处在于它利用嵌入式隧穿晶体管和一个PN节来完成充放电。通过嵌入式隧穿晶体管的沟道进行写入，PN节进行擦除操作。如图1所示，是现有半浮栅晶体管的结构示意图；现有半浮栅晶体管包括：

在半导体衬底中形成有第二导电类型掺杂的第一阱区101和由第二导电类型掺杂的第二阱区102组成的轻掺杂源区1021和轻掺杂漏区1022。

半浮栅结构包括第一栅极沟槽、浮栅介质层103、浮栅窗口和浮栅导电材料层104。

所述第一栅极沟槽穿过所述第二阱区102且所述第一栅极沟槽的底部表面进入到所述第一阱区101中。所述浮栅介质层103覆盖在所述第一栅极沟槽的底部表面和侧面并延伸到所述第一栅极沟槽外的所述轻掺杂漏区1022表面。

所述浮栅导电材料层104将形成有所述浮栅介质层103的所述第一栅极沟槽完全填充并延伸到所述第一栅极沟槽外的所述浮栅介质层103和浮栅窗口上。所述浮栅窗口位于虚线框111所述区域的所述轻掺杂漏区1022表面上，在所述浮栅窗口处所述浮栅导电材料层104和所述轻掺杂漏区1022之间接触并形成PN结构。

所述浮栅介质层103的材料包括氧化层。

所述浮栅导电材料层104采用第二导电类型掺杂的多晶硅层。

所述半浮栅结构的底部覆盖所述第一阱区101，被所述半浮栅结构所覆盖的所述第一阱区101的表面用于形成用于电连接所述轻掺杂源区1021和所述轻掺杂漏区1022的导电沟道。

在所述轻掺杂源区1021的表面选定区域中形成有第一导电类型重掺杂的源区109。

在所述轻掺杂漏区1022的表面选定区域中形成有第一导电类型重掺杂的漏区110。

在所述半导体衬底表面之上，所述半浮栅结构具有第一侧面和第二侧面。

所述源区109和所述半浮栅结构的第一侧面自对准。

控制栅会覆盖在所述半浮栅结构的顶部以及所述漏区110和所述半浮栅结构的第二侧面之间的所述轻掺杂漏区1022的表面上，控制栅包括栅极导电材料层107、栅介质层105以及栅间介质层106。栅介质层105用于实现所述栅极导电材料层107和所述轻掺杂漏区1022之间的隔离，栅间介质层106用于实现所述栅极导电材料层107和所述浮栅导电材料层104之间的隔离。

所述漏区110和所述第二控制栅105的第二侧面自对准。

在所述控制栅的两侧面形成有侧墙108。

图1所示的现有器件只具有单个控制栅，控制栅覆盖在浮栅之上，并且一部分覆盖在衬底上。在进行写入和擦除操作时，在控制栅的控制下，使电荷穿过虚线框111的位置处PN结进行隧穿实现。器件的读取操作也需要在控制栅的控制下进行。这种结构无论是读和写都需要共用同一个控制栅，不能同时读写。