[发明专利]基于FPGA和微处理器的芯片模拟系统及实现方法

权利要求书

1.一种基于FPGA和微处理器的芯片模拟系统，其特征在于，包括FPGA模块、总线收发器、隔离器，其中：

FPGA模块包括微处理器，所述FPGA模块接入总线并与总线收发器通信连接；

FPGA模块、总线收发器、隔离器依次电性连接；

隔离器接入1553B总线。

2.根据权利要求1所述的基于FPGA和微处理器的芯片模拟系统，其特征在于，所述FPGA模块包括数据接收单元、数据发送单元、定时器单元以及中断控制单元，其中：

数据接收单元接收收发器中的并行数据，将接收的并行数据加时间戳、进行类型标识以及进行错误标识；

数据发送单元根据要发送的数据，按照时间节点、数据类型进行发送，将数据发送给总线收发器；

定时器单元作为数据接收和发送的时间计时，将实时时间发送给接收单元和发送单元；

中断控制单元接收到总线数据产生中断信号，发送给微处理器。

3.根据权利要求1所述的基于FPGA和微处理器的芯片模拟系统，其特征在于，所述微处理器包括第一微处理器和第二微处理器，其中：

第一微处理器运行总线解析代码；

第二微处理器运行BU61580芯片逻辑代码。

4.根据权利要求3所述的基于FPGA和微处理器的芯片模拟系统，其特征在于，第一微处理器和第二微处理器共享内存。

5.根据权利要求1所述的基于FPGA和微处理器的芯片模拟系统，其特征在于，所述微处理器执行C语言代码。

6.一种基于权利要求1-5任一项所述的基于FPGA和微处理器的芯片模拟系统的实现方法，其特征在于，包括如下步骤：

启动步骤：FPGA模块启动，微处理器启动；

第一运行步骤：第一微处理器运行总线解析代码；

第一判断步骤：判断是否外部总线操作及数据更新，若判断结果为是，则进行控制读写逻辑；若判断结果为否，则重复第一判断步骤；

第二运行步骤：第二微处理器运行BU61580芯片逻辑代码；

工作模式判定步骤：判定工作模式，并基于判定的结果运行对应的代码；

第二判断步骤：判断是否有收发及数据更新，若判断结果为是，则进行控制读写逻辑；若判断结果为否，则重复第二判断步骤。

7.根据权利要求6所述的基于FPGA和微处理器的芯片模拟实现方法，其特征在于，所述工作模式包括BC模式、RT模式、BM模式。

8.根据权利要求6所述的基于FPGA和微处理器的芯片模拟实现方法，其特征在于，第一微处理器的控制读写逻辑和第二微处理器的控制读写逻辑之间共享内存。

9.根据权利要求6所述的基于FPGA和微处理器的芯片模拟实现方法，其特征在于，第一微处理器与外部总线通信连接。

10.根据权利要求6所述的基于FPGA和微处理器的芯片模拟实现方法，其特征在于，第二微处理器与1553B收发器通信连接。