[发明专利]一种阵列基板、显示面板及显示装置

权利要求书

1.一种阵列基板，其特征在于，包括显示区和位于所述显示区外围的台阶区；

多条扫描线和多条数据线，均位于所述显示区，多条所述扫描线沿第一方向延伸并沿第二方向排列，多条所述数据线沿所述第二方向延伸并沿所述第一方向排列，所述第一方向与所述第二方向交叉；

多路选择器和多条数据源信号线，位于所述台阶区；所述多路选择器包括多个数据选择电路和至少一条时钟信号线，所述数据选择电路包括数据信号输入端、至少一个数据信号控制端和至少两个数据信号输出端，所述数据信号输入端与所述数据源信号线电连接，所述数据信号控制端与所述时钟信号线一一对应电连接，所述数据信号输出端与所述数据线一一对应电连接；

在所述扫描线上施加扫描导通电压的时段内，与同一个所述数据选择电路电连接的多条所述数据线中，存在一条所述数据线与所述数据源信号线始终导通电连接；

所述数据选择电路包括第一开关单元和第二开关单元；

所述至少一条时钟信号线包括第一时钟信号线和第二时钟信号线；

所述第一开关单元的控制端与所述第一时钟信号线电连接，所述第一开关单元的第一端与所述数据线电连接，所述第一开关单元的第二端与所述数据源信号线电连接；

所述第二开关单元的控制端与所述第二时钟信号线电连接，所述第二开关单元的第一端与所述数据线电连接，所述第二开关单元的第二端与所述数据源信号线电连接；

在所述扫描线上施加扫描导通电压的时段内，所述第二时钟信号线上施加恒定电位电压，始终将所述第二开关单元导通。

2.根据权利要求1所述的阵列基板，其特征在于，所述第二开关单元包括N型晶体管；

所述恒定电位电压为高电平信号，所述高电平信号的电压值大于零。

3.根据权利要求1所述的阵列基板，其特征在于，所述第二开关单元包括P型晶体管；

所述恒定电位电压为低电平信号，所述低电平信号的电压值小于零。

4.根据权利要求1所述的阵列基板，其特征在于，所述至少一条时钟信号线还包括第二时钟反信号线；

所述第二开关单元包括CMOS晶体管，所述CMOS晶体管还包括反控制端，所述CMOS晶体管的反控制端与所述第二时钟反信号线电连接；

所述恒定电位电压为高电平信号，所述高电平信号的电压值大于零，所述第二时钟反信号线上施加低电平信号，所述低电平信号的电压值小于零。

5.根据权利要求1所述的阵列基板，其特征在于，所述至少一条时钟信号线还包括第二时钟反信号线；

所述第二开关单元包括CMOS晶体管，所述CMOS晶体管还包括反控制端，所述CMOS晶体管的反控制端与所述第二时钟反信号线电连接；

所述恒定电位电压为低电平信号，所述低电平信号的电压值小于零，所述第二时钟反信号线上施加高电平信号，所述高电平信号的电压值大于零。

6.根据权利要求1所述的阵列基板，其特征在于，所述数据选择电路还包括第三开关单元；

所述至少一条时钟信号线还包括第三时钟信号线；

所述第三开关单元的控制端与所述第三时钟信号线电连接，所述第三开关单元的第一端与所述数据线电连接，所述第三开关单元的第二端与所述数据源信号线电连接。

7.根据权利要求1所述的阵列基板，其特征在于，所述扫描导通电压的时段内存在多个数据导通时段，多个所述数据导通时段中的最后一个为最后数据导通时段，与所述数据源信号线始终导通电连接的所述数据线在所述最后数据导通时段内输入其所对应的数据信号。

8.根据权利要求7所述的阵列基板，其特征在于，所述数据选择电路包括第一开关单元；

所述至少一条时钟信号线包括第一时钟信号线；

所述第一开关单元的控制端与所述第一时钟信号线电连接，所述第一开关单元的第一端与所述数据线电连接，所述第一开关单元的第二端与所述数据源信号线电连接；

所述第一时钟信号线上施加数据导通电压的时间位于所述最后数据导通时段之前。