[发明专利]低成本三维堆叠半导体组合件在审
申请号: | 202110885234.9 | 申请日: | 2021-08-03 |
公开(公告)号: | CN114068403A | 公开(公告)日: | 2022-02-18 |
发明(设计)人: | O·R·费伊;C·H·育 | 申请(专利权)人: | 美光科技公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L27/11551;H01L27/11578;H01L27/108 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 彭晓文 |
地址: | 美国爱*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低成本 三维 堆叠 半导体 组合 | ||
1.一种半导体装置封装组合件,其包括:
基底组件,其具有前侧和背侧,所述基底组件具有在所述前侧处的第一金属化结构;
半导体装置封装,其具有第一侧、具有凹槽的第二侧,及在所述第一侧处的第二金属化结构和暴露于所述第二侧处的所述凹槽中的接触区;及
互连结构,其至少部分地位于所述半导体装置封装的所述第二侧处的所述凹槽中,其中所述互连结构包含彼此电耦合的离散导电粒子,且其中所述互连结构在所述接触区处电耦合到所述第二金属化结构,且其中所述互连结构电耦合到第一金属化结构;及
热固性材料,其在所述基底组件的所述前侧与所述半导体装置封装的所述第二侧之间,其中所述离散导电粒子在所述热固性材料中。
2.根据权利要求1所述的半导体装置封装组合件,其中所述半导体装置封装在无硅穿孔的情况下仅经由所述第一金属化结构和所述第二金属化结构电耦合到所述基底组件。
3.根据权利要求1所述的半导体装置封装组合件,其中所述半导体装置封装包含在所述第一侧处的钝化层,且其中所述第一金属化结构在所述钝化层中。
4.根据权利要求3所述的半导体装置封装组合件,其中所述半导体装置封装包含所述钝化层上的再分布结构,且其中所述再分布结构电耦合到所述第一金属化结构。
5.根据权利要求1所述的半导体装置封装组合件,其中所述第一金属化结构包含铝接合焊盘。
6.根据权利要求1所述的半导体装置封装组合件,其中所述半导体装置封装包含在所述第一侧处的互补金属氧化物半导体CMOS层和在所述第二侧处的存储器组件。
7.根据权利要求6所述的半导体装置封装组合件,其中所述存储器组件包含以下各项中的一个:NAND存储器组件、动态随机存取存储器DRAM组件、低功率DRAM组件或可堆叠交叉点SXP存储器组件。
8.根据权利要求1所述的半导体装置封装组合件,其中所述第一金属化结构具有小于40μm的横向尺寸。
9.根据权利要求1所述的半导体装置封装组合件,其中所述第一金属化结构具有小于20μm的横向尺寸。
10.根据权利要求1所述的半导体装置封装组合件,其中所述凹槽由所述接触区、第一侧壁及与所述第一侧壁相对的第二侧壁限定。
11.根据权利要求10所述的半导体装置封装组合件,其中所述第一侧壁具有第一斜率,且其中所述第二侧壁具有与所述第一斜率不同的第二斜率。
12.根据权利要求10所述的半导体装置封装组合件,其中所述第一侧壁具有第一斜率,且其中所述第二侧壁具有与所述第一斜率相同的第二斜率。
13.根据权利要求1所述的半导体装置封装组合件,其中所述半导体装置封装具有小于30μm的竖直尺寸。
14.根据权利要求1所述的半导体装置封装组合件,其中所述半导体装置封装具有小于10μm的竖直尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110885234.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造