[发明专利]具有改进的单事件翻转免疫性的锁存器电路及相关计算系统、设备和方法有效
申请号: | 202110885336.0 | 申请日: | 2021-08-03 |
公开(公告)号: | CN114121063B | 公开(公告)日: | 2023-04-14 |
发明(设计)人: | 刘亮 | 申请(专利权)人: | 美光科技公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C11/409 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 王龙 |
地址: | 美国爱*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 改进 事件 翻转 免疫性 锁存器 电路 相关 计算 系统 设备 方法 | ||
1.一种设备,其包括:
双互锁存储单元DICE锁存器电路,其包含对应于第一路径的第一输入节点和对应于第二路径的第二输入节点;
电连接到所述第一输入节点的第一驱动器电路,所述第一驱动器电路配置成接收输入信号并响应于所述输入信号而将第一输入信号驱动到所述第一输入节点;以及
电连接到所述第二输入节点的第二驱动器电路,所述第二驱动器电路配置成接收所述输入信号并响应于所述输入信号而将第二输入信号驱动到所述第二输入节点。
2.根据权利要求1所述的设备,其中所述第一驱动器电路和所述第二驱动器电路中的至少一个包含反相器电路。
3.根据权利要求2所述的设备,其中所述反相器电路包含互补金属氧化物半导体CMOS反相器。
4.根据权利要求1所述的设备,其中所述第一驱动器电路和所述第二驱动器电路中的至少一个包含数字缓冲器。
5.根据权利要求1所述的设备,其中所述输入信号包括响应于提供给熔丝的偏置而来自所述熔丝的熔丝读取信号。
6.根据权利要求1所述的设备,其进一步包括包含熔丝的熔丝组,所述熔丝配置成向所述第一驱动器电路和所述第二驱动器电路提供所述输入信号。
7.根据权利要求6所述的设备,其进一步包括配置成向所述熔丝提供偏置信号的偏置电路系统,所述熔丝配置成响应于所述偏置信号而产生所述输入信号。
8.一种操作双互锁存储单元DICE锁存器电路的方法,所述方法包括:
确立所述DICE锁存器电路的控制信号以在读取状态中操作所述DICE锁存器电路;
向第一驱动器电路和第二驱动器电路的输入施加输入信号;
响应于所述输入信号,向所述DICE锁存器电路的第一输入节点提供第一输入信号;
响应于所述输入信号,向所述DICE锁存器电路的第二输入节点提供第二输入信号,所述第一输入节点与所述第二输入节点电隔离;以及
将所述第一输入信号和所述第二输入信号分别锁存到所述DICE锁存器电路的第一输出节点和第二输出节点。
9.根据权利要求8所述的方法,其进一步包含撤销确立所述DICE锁存器电路的所述控制信号以在存储状态中操作所述DICE锁存器电路并存储锁存到所述DICE锁存器电路的所述第一输入信号和所述第二输入信号。
10.根据权利要求8所述的方法,其中确立所述DICE锁存器电路的控制信号包含确立配置成响应于所述控制信号的确立而将所述第一输入信号和所述第二输入信号电传导到所述DICE锁存器电路中并且响应于所述控制信号的撤销确立而电隔离所述DICE锁存器电路与所述第一输入信号和所述第二输入信号的隔离晶体管的栅极。
11.根据权利要求8所述的方法,其中向所述第一驱动器电路和所述第二驱动器电路的所述输入施加所述输入信号包括向第一反相器电路和第二反相器电路的输入施加所述输入信号。
12.根据权利要求8所述的方法,其中:
向所述DICE锁存器电路的所述第一输入节点提供所述第一输入信号包含使所述输入信号反相以提供所述第一输入信号;且
向所述DICE锁存器电路的所述第二输入节点提供所述第二输入信号包含使所述输入信号反相以提供所述第二输入信号。
13.根据权利要求8所述的方法,其中向所述第一驱动器电路和所述第二驱动器电路的所述输入施加所述输入信号包括响应于施加到熔丝的偏置信号而向所述输入提供熔丝信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110885336.0/1.html,转载请声明来源钻瓜专利网。