[发明专利]基于金属辅助化学刻蚀的毫米波芯片腔体器件制备方法

说明书

本发明公开了一种基于金属辅助化学刻蚀的毫米波芯片腔体器件的制备方法，属于纳米器件技术领域。采用SOI晶片，制备操作步骤：（1）采用电感耦合等离子体刻蚀方法，在顶层硅层上制作图案轮廓；并溅射金；（2）双面曝光对准，在底层硅上制作对准标记凹槽；（3）利用电子束光刻技术在底层硅层上光刻出网格栅状图案，并镀金属层；采用金属辅助化学刻蚀方法在网格栅状图案上刻蚀，在底层硅层上形成一个大面积的腔体结构；（4）在大面积的腔体结构内溅射金属层，得到毫米波芯片腔体件。毫米波芯片腔体件的底层硅层上的腔体结构用于毫米波矩形波导、腔体滤波器无源器件的制作，顶层硅层用于有源器件的制作。本发明制作出的腔体内壁光滑、垂直度高。

技术领域

本发明属于纳米器件技术领域，涉及半导体制造工艺，具体涉及一种基于金属辅助化学刻蚀的毫米波腔体无源器件制备方法。

背景技术

由于毫米波片上腔体无源器件腔体尺寸、深度都比x频段的更大更深，同时还需要高的腔体的垂直度和粗糙度。用传统方法加工效果不好，所以需要修正其传统加工方式来改变制造质量，从而达到毫米波成形要求。传统的深硅刻蚀技术主要是电感耦合等离子体刻蚀（ICP），但ICP在深硅刻蚀中，可实现的深度受到一些因素的限制，同时ICP刻蚀速率不易控制，随着长径比或深度的增加，刻蚀速率显著降低。ICP刻蚀在超过200μm深度时，刻蚀变得困难且刻蚀轨迹发生弯曲。ICP刻蚀深宽比为30:1，而发明提到的金属辅助化学刻蚀方法深宽比能达到100：1以上。ICP刻蚀的另一个不良副作用是离子对半导体侧壁和底面的损伤，易产生微沟槽，增加表面粗糙度，导致非辐射复合和载流子迁移率的退化。离子进入样品表面后形成对载流子陷阱，会造成晶格缺陷或杂质。对某些依赖于表面导电性和载流子分布的特殊电子器件，反应离子刻蚀形成的离子损伤会改变这些器件的性能。需要通过退火或湿法化学腐蚀等后续工艺来消除损伤。

金属辅助化学刻蚀（MacEtch）是一种湿法硅刻蚀技术，能够制造各向异性的硅结构。金属辅助化学刻蚀是通过导电材料作为催化剂刻蚀半导体，所以侧壁的粗糙度与使用的金属催化剂本身的粗糙度有关，而在刻蚀过程中不会产生较大的粗糙度。其次金属辅助化学刻蚀只在金属催化剂与硅的表面发生反应，不会出现过刻蚀的现象，因此产生的图形与金属催化剂形状一致，这就提供了极高的刻蚀精度，图案可以完全相同地转移。相对于ICP而言，得到的侧壁形貌更好并且无需额外的粗糙度处理步骤，垂直度更高。尽管该技术简单、制造成本低、能够产生高纵横比结构，可用于深硅刻蚀。但MacEtch目前主要用于制备硅纳米线和纳米硅孔状结构，并应用于光伏领域。MacEtch工艺在面积为微米级以及微米级以上大面积的刻蚀中仍然存在问题，刻蚀液无法到达催化剂中心区域，刻蚀产生的气体无法从催化剂下方及时排出，这可能会使催化剂金属层漂浮或弯曲。MacEtch在刻蚀狭长缝隙时，由于刻蚀过程产生的气体，以及金属催化剂受力不平衡问题造成刻蚀轨迹不垂直。

发明内容

为了解决深度200μm以上的毫米波腔体无源器件制造中存的腔体尺寸精度和粗糙度难以控制的问题，本发明提供一种基于金属辅助化学刻蚀的毫米波腔体无源器件的制备方法。

基于金属辅助化学刻蚀的毫米波芯片腔体器件制备方法，采用SOI晶片，所述SOI晶片的顶层硅层的厚度为5～200um、中间氧化硅层的厚度为100nm～5um、底层硅层的厚度为200um以上；所述中间氧化硅层作为支撑层，制造操作步骤如下：

（1）采用电感耦合等离子体刻蚀方法，在顶层硅层上制作图案轮廓；采用金属溅射方法在图案轮廓的缝隙内溅射金，形成镀金轮廓；

（2）采用电感耦合等离子体刻蚀方法双面曝光对准，在底层硅层上制作对准标记凹槽；

（3）利用电子束光刻技术在底层硅层上光刻出网格栅状图案，在网格栅状图案上镀金属层；采用金属辅助化学刻蚀方法，按网格栅状图案去除底层硅层上对应的材料和部分氧化硅层，并移除刻蚀区域的纳米柱，在底层硅层上形成一个大面积的腔体结构；

（4）采用金属溅射方法在大面积的腔体内溅射金属层，得到毫米波芯片腔体件；