[发明专利]一种电源抑制电路、芯片及通信终端

权利要求书

1.一种电源抑制电路，其特征在于包括采样单元、补偿单元和放大单元，所述采样单元连接所述补偿单元，所述补偿单元连接所述放大单元；

所述采样单元包括第二电阻、第三电容、第三电阻、第四电阻和第五电阻，所述第三电阻的一端连接低压差线性稳压器的输出端口，所述第三电阻的另一端连接所述第三电容、第四电阻的一端，所述第三电容的另一端连接所述第二电阻的一端，所述第四电阻的另一端通过所述第五电阻接地，所述第二电阻的另一端连接所述补偿单元的输入端；

利用所述采样单元从所述低压差线性稳压器的预设采样节点位置，获取目标频段内的第一AC信号输出到所述补偿单元，所述补偿单元将所述第一AC信号与从所述低压差线性稳压器的误差放大级获取的第二AC信号做差后，得到一个与电源电压同相或反相的第三AC信号输出到所述放大单元，产生与电源上AC信号同相的增强信号输出到所述低压差线性稳压器的误差放大级的输出端。

2.一种电源抑制电路，其特征在于包括采样单元、补偿单元和放大单元，所述采样单元连接所述补偿单元，所述补偿单元连接所述放大单元；

所述采样单元包括第六电阻和第四电容，所述第四电容的一端连接与低压差线性稳压器相连的地线端，所述第四电容的另一端连接所述第六电阻的一端，所述第六电阻的另一端连接所述补偿单元输入端；

利用所述采样单元从所述低压差线性稳压器的预设采样节点位置，获取目标频段内的第一AC信号输出到所述补偿单元，所述补偿单元将所述第一AC信号与从所述低压差线性稳压器的误差放大级获取的第二AC信号做差后，得到一个与电源电压同相或反相的第三AC信号输出到所述放大单元，产生与电源上AC信号同相的增强信号输出到所述低压差线性稳压器的误差放大级的输出端。

3.一种电源抑制电路，其特征在于包括采样单元、补偿单元和放大单元，所述采样单元连接所述补偿单元，所述补偿单元连接所述放大单元；

所述采样单元包括第七电阻和第五电容，所述第五电容的一端连接与低压差线性稳压器相连的电源电压，所述第五电容的另一端连接所述第七电阻的一端，所述第七电阻的另一端连接所述补偿单元输入端；

利用所述采样单元从所述低压差线性稳压器的预设采样节点位置，获取目标频段内的第一AC信号输出到所述补偿单元，所述补偿单元将所述第一AC信号与从所述低压差线性稳压器的误差放大级获取的第二AC信号做差后，得到一个与电源电压同相或反相的第三AC信号输出到所述放大单元，产生与电源上AC信号同相的增强信号输出到所述低压差线性稳压器的误差放大级的输出端。

4.如权利要求1～3中任意一项所述的电源抑制电路，其特征在于：

所述预设采样节点位置为所述低压差线性稳压器的输出端口、与低压差线性稳压器相连的电源电压或地线、以及所述低压差线性稳压器上直接或间接控制其功率输出级的输入端的AC信号的节点位置中的任意一个。

5.如权利要求1或2所述的电源抑制电路，其特征在于：

所述补偿单元采用第五PMOS管实现，所述第五PMOS管的栅端连接所述采样单元的输出端，所述第五PMOS管的源端连接电源电压，所述第五PMOS管的漏端连接所述放大单元的输入端。

6.如权利要求5所述的电源抑制电路，其特征在于：

所述放大单元包括第四NMOS管和所述第五PMOS管，所述第四NMOS管的漏端连接所述第五PMOS管的漏端、第六PMOS管的栅端，所述第四NMOS管的栅端连接所述低压差线性稳压器的第二NMOS管的栅端、漏端，所述第四NMOS管的源端接地。

7.如权利要求3所述的电源抑制电路，其特征在于：

所述补偿单元采用第三NMOS管实现，所述第三NMOS管的栅端连接所述采样单元的输出端，所述第三NMOS管的漏端连接所述放大单元的输入端，所述第三NMOS管的源端接地。