[发明专利]基于同步时分复用体制的多路业务共享信道传输系统

权利要求书

1.一种基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，各业务端通过相配合的FPGA和CPU与传输信道连通；

其中，所述FPGA通过其上的串口端RTP实现业务数据的监测，并通过FPGA对其各串口端进行编码实现对业务编码，进而通过对编码的识别将其收发数据与串口端RTP相对应；

所述CPU通过AD总线与FPGA通信，进而根据FPGA发送的动态控制信号实现多路业务的动态时分复用以及传输信道时隙带宽动态调整，进而实现传输信道的同步时分多路复用。

2.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，在业务端发送数据时，FPGA的数据处理流程包括：

FPGA通过其上的各串口端RTP实现业务数据的接收，并将收到的业务数据转换成对应的同步串行码，同时产生对应的发送控制信号；

通过FPGA上的发送控制模块TDC，对从各串口端收到的发送控制信号进行综合处理，以形成一个对应的动态控制信号发送给CPU，进而构建一个复用控制信号实现对复用单元的动态控制，并完成系统内各串口端上业务流的编码识别，以生成对应的业务码流；

通过FPGA上的多路复用模块MUX，依据从CPU处接收到的复用控制信号，将各业务码流动态复合成高速同步串行数据流送至成帧/解帧模块FAMER；

成帧/解帧模块FAMER将接收到的高速串行数据流，按传输信道的线路要求进行成帧处理和业务编码信息流插入，以通过传输信道的输出实现业务数据的发送。

3.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，在业务端接收数据时，FPGA的数据处理流程包括：

通过FPGA上的成帧/解帧模块FAMER将从传输信道处到的数据进行信号解帧，完成业务编码信息提取、业务数据提取以及码流转换；

通过FPGA上的接收控制模块RDC，将从成帧/解帧模块FAMER处接收到的码流识别信号进行处理，分解出给与各业务端相配合的接收控制信号及解复用控制信号；

通过FPGA上的解复用模块DMUX，解复用控制信号，将从成帧/解帧模块FAMER送来的高速串行数据流分解成串行业务数据流，送到串口端RTP；

通过FPGA上的串口端RTP，从接收控制模块RDC接收相应的业务控制信号，将收到的串行业务数据流转换成用户业务。

4.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，所述FPGA在通过串口端RTP进行业务数据监测后，根据业务数据计算带宽并发送至CPU；

CPU根据收到的发送带宽要求并结合传输信道时隙带宽切片机制，对FPGA的复/分接策略进行配置以及信道工作状态切换的管理。

5.如权利要求2所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，将每个接口采用1字节作为发送控制信号，且每个发送控制信号均包括业务类型编码和占用带宽数；

其中，控制信号对应字节中的bit0～bit4表示业务所需带宽数，bit5～bit7表示业务类型编码；

当控制字节为b00000000时则表示对应接口无数据。

6.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，将多个发送控制信号综合处理成一个对应的动态控制信号的综合处理过程包括：

以系统的帧同步信号为起始位，从系统的第一路接口开始，将各接口对应的控制信号以字节间插方式，组合成一路串行码流，作为系统发送端动态控制信号。

7.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，将各业务码流动态复合成高速同步串行数据流的复合过程被配置为包括：发送控制信号的识别和业务数据流复用；

其中，识别发送控制信号配置为剔除无发送数据业务，并为系统内剩余业务分配传输带宽；

业务数据流复用配置为采用字节间插方式，将需要发送的业务数据流进行合路成一条高速同步串行数据流。