[发明专利]存内计算装置及运算装置

说明书

本公开涉及一种存内计算装置及运算装置，所述装置包括：计算阵列，包括多个存内计算模块，所述存内计算模块包括第一字线、第二字线、第三字线、第一位线、第二位线、第三位线、第四位线、第一存储单元及第二存储单元；控制模块，连接于所述计算阵列，用于：控制所述第一字线、所述第三字线的电压状态，以控制所述存内计算模块的工作模式为写模式、读模式及保持模式的任意一种。本公开实施例提出的存内计算装置具有低电路复杂度、低功耗、高准确度、较快运算速度的特点。

技术领域

本公开涉及集成电路技术领域，尤其涉及一种存内计算装置及运算装置。

背景技术

在全球数据量井喷式增长的今天，现有计算系统正遭遇“存储墙”的严峻挑战。基于冯诺依曼体系架构的传统计算系统中计算单元和存储单元物理分离，数据在两者之间频繁调动造成系统功耗和速度的严重损耗。存算一体这一计算模式是解决“存储墙”瓶颈的一个重要方案，目前已经有很多基于传统或新兴器件的存内计算电路、系统和架构的研究成果。

然而，相关技术中的存算一体解决方案存在复杂度高、运算开销大、准确性低等问题。

发明内容

根据本公开的一方面，提供了一种存内计算装置，所述装置包括：

计算阵列，包括多个存内计算模块，所述存内计算模块包括第一字线、第二字线、第三字线、第一位线、第二位线、第三位线、第四位线、第一存储单元及第二存储单元，所述第一存储单元及所述第二存储单元均连接于所述第一字线、所述第二字线、所述第三字线，所述第一存储单元还连接于所述第一位线、所述第二位线，所述第二存储单元还连接于所述第三位线、所述第四位线；

控制模块，连接于所述计算阵列，用于：控制所述第一字线、所述第三字线的电压状态，以控制所述存内计算模块的工作模式为写模式、读模式及保持模式的任意一种，

其中，在所述写模式下，所述控制模块通过所述第一位线及所述第三位线，向所述存内计算模块写入数据；在所述读模式下，所述控制模块通过所述第二位线、所述第四位线及所述第二字线从所述存内计算模块读取数据；在所述保持模式下，所述控制模块用于保持所述存内计算模块的状态。

在一种可能的实施方式中，所述第一存储单元包括第一晶体管、第二晶体管、第一存储电容，所述第二存储单元包括第三晶体管、第四晶体管、第二存储电容，其中，

所述第一晶体管及所述第三晶体管的第一端均连接于所述第一字线，所述第一晶体管的第二端连接于所述第一位线，所述第三晶体管的第二端连接于所述第三位线，

所述第一晶体管的第三端、第二所述晶体管的第一端及所述第一存储电容的第一端相连形成第一节点，第三晶体管的第三端、第四所述晶体管的第一端及所述第二存储电容的第一端相连形成第二节点，

所述第二晶体管及所述第四晶体管的第三端均连接于所述第二字线，所述第二晶体管的第二端连接于所述第二位线，所述第四晶体管的第二端连接于所述第四位线，

所述第一存储电容及所述第二存储电容的第二端均连接于所述第三字线。

在一种可能的实施方式中，所述控制模块通过所述第一位线及所述第三位线，向所述存内计算模块写入数据，包括：

所述控制模块根据待写入数据的值，从所述第一存储单元及所述第二存储单元确定目标存储单元；

根据所述待写入数据的值配置所述第一位线、所述第三位线的电压以向所述目标存储单元写入所述待写入数据。

在一种可能的实施方式中，在所述写模式下，所述控制模块还用于：

若所述待写入数据的值为正数，则写入所述待写入数据的相反数到所述目标存储单元；或

若所述待写入数据的值为负数，则直接写入所述待写入数据到所述目标存储单元，