[发明专利]存储装置及存储装置的控制方法

权利要求书

1.一种存储装置，具备：

衬底；

第1及第2积层体，沿与所述衬底的表面平行的第2方向排列，且分别包含沿与所述衬底的表面垂直的第1方向排列的多个第1半导体层；

多个字线，覆盖所述第1及第2积层体；

第2半导体层，在所述第1方向上，设置于所述第1积层体的上方；

第3半导体层，在所述第1方向上，设置于所述第2积层体的上方；

多个存储单元，分别设置在所述多个第1半导体层与所述多个字线之间；

第1晶体管，设置在所述第2半导体层上；及

第2晶体管，设置在所述第3半导体层上；

所述第1及第2积层体在所述第2方向上以第1间距排列，

所述第1及第2半导体层在所述第2方向上以第2间距排列，且

所述第2间距等于所述第1间距。

2.根据权利要求1所述的存储装置，其中

所述第1晶体管包含第1栅电极，所述第1栅电极在所述第1方向上，设置于所述第2半导体层的上方，且

所述第2方向上的所述第1栅电极的尺寸等于所述第2方向上的所述第2半导体层的尺寸。

3.根据权利要求1所述的存储装置，其中

还具备：

多个选择栅极线，覆盖所述第1及第2积层体；及

解码电路，用来控制所述多个选择栅极线；且

所述解码电路包含所述第1及第2晶体管。

4.根据权利要求1所述的存储装置，其中

还具备：

多个第1接点，分别连接于所述多个半导体；

多个位线，分别连接于所述多个第1接点；及

选择电路，用来控制所述多个第1接点与所述多个位线的连接；且

所述选择电路包含所述第1及第2晶体管。

5.根据权利要求1所述的存储装置，其中

还具备：

多个位线，分别连接于所述多个半导体；及

放大电路，用来将来自所述多个存储单元的信号放大；且

所述放大电路包含所述第1及第2晶体管。

6.根据权利要求1所述的存储装置，其中

还具备：

多个存储单元，设置在存储单元阵列内，且连接于字线；及

电路，控制对所述多个存储单元的数据写入；且

所述电路在对连接于所述字线的多个存储单元写入数据时，

计测所述多个存储单元各自的特性，

基于所述数据与所述特性的计测结果，计算对所述字线施加的多个编程电压各自的电压值，

对所述字线施加所述多个编程电压。

7.根据权利要求6所述的存储装置，其中

所述特性是存储单元的写入速度。

8.根据权利要求6所述的存储装置，其中

所述多个编程电压包含：基于所述计测结果的多个第1编程电压、及基于所述多个第1编程电压而设定的多个第2编程电压，且

所述电路

在施加所述多个第1编程电压时，不执行与所述多个存储单元的阈值电压相关的验证动作，

在施加所述多个第2编程电压时，执行所述验证动作。

9.根据权利要求6所述的存储装置，其中

所述电路基于所述多个存储单元中相邻的存储单元间的数据差，计算所述多个编程电压各自的电压值。