[发明专利]半导体器件的制造方法

说明书

本发明提供了一种半导体器件的制造方法，包括：提供一衬底，包括第一图形区和第二图形区，所述衬底上覆盖有膜层结构，且所述第二图形区上的膜层结构中形成有凹陷，所述凹陷的深度超出预设规格；形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面；以及，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，以使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。本发明能够提高化学机械研磨工艺后的不同密度图形表面的平整性，进而提高半导体器件的性能。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件的制造方法。

背景技术

在芯片制造生产工艺中，衬底上各区域的器件结构的图形密度不同，可以分为图形密集区和图形稀疏区。在不同密度的图形上沉积薄膜后，薄膜表面会形成较大的高度差，即使在经过化学机械研磨(CMP)工艺后，不同密度的图形上的薄膜厚度仍会不一样，器件表面的平整性差，导致芯片的质量降低。下面以如下两个示例进行具体说明：

参阅图1a～图1c，以制作浮栅为例，衬底111包括图形密集区A111和图形稀疏区A112，图形密集区A111上形成有排布密集的浅沟槽隔离结构114，图形稀疏区A112上形成有排布稀疏的浅沟槽隔离结构114；如图1a所示，在衬底111顶面的氧化层112上沉积覆盖浅沟槽隔离结构114的浮栅材料层113之后，图形稀疏区A112的相邻两个浅沟槽隔离结构114之间的浮栅材料层113中形成了第一凹陷115，且第一凹陷115的深度远超出规格；如图1b所示，采用光刻和刻蚀工艺去除高于第一凹陷115底表面的浮栅材料层113，使得图形密集区A111和图形稀疏区A112上的浮栅材料层113的顶面齐平；如图1c所示，采用化学机械研磨工艺继续研磨浮栅材料层113，为了使得浅沟槽隔离结构114顶面上的浮栅材料层113被研磨去除完全，会研磨去除部分厚度的浅沟槽隔离结构114，而由于对浅沟槽隔离结构114的氧化硅的研磨速率比对浮栅材料层113的多晶硅的研磨速率慢，导致在图形稀疏区A112上的浮栅材料层113中形成了深度超出规格的第二凹陷116。因此，在图1a～图1c所示的示例中，采用化学机械研磨工艺之后形成了深度超出规格的凹陷，影响了整个器件表面的平整性；并且，为了减小化学机械研磨工艺时的负载，增加了一道光刻和刻蚀工艺，导致成本增加。

参阅图2a～图2c，衬底121包括图形密集区A121和图形稀疏区A122，衬底121上覆盖有第一绝缘层122，图形密集区A121顶面的第一绝缘层122上形成有MIM电容器，MIM电容器包括自下向上的下层金属层1231、第二绝缘层1232和上层金属层1233；如图2b所示，在第一绝缘层122上形成覆盖MIM电容器的第三绝缘层124，由于MIM电容器的存在，使得在图形稀疏区A122上的第三绝缘层124中形成深度远超出规格的第一凹陷1241；如图2c所示，采用化学机械研磨工艺研磨第三绝缘层124，由于图形密集区A121上的第三绝缘层124明显高于图形稀疏区A122上的第三绝缘层124，使得研磨的负载很大，且在第一凹陷1241处的第三绝缘层124研磨至所需厚度h1时，图形密集区A121上的第三绝缘层124仍未达到所需厚度h1，图形稀疏区A122上的第三绝缘层124中仍形成了深度超出规格的第二凹陷1242，影响了整个器件表面的平整性。

因此，如何提高化学机械研磨工艺后的不同密度图形表面的平整性是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，能够提高化学机械研磨工艺后的不同密度图形表面的平整性，进而提高半导体器件的性能。

为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：

提供一衬底，包括第一图形区和第二图形区，所述衬底上覆盖有膜层结构，且所述第二图形区上的膜层结构中形成有凹陷，所述凹陷的深度超出预设规格；

形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面；以及，