[发明专利]一种基于数据预编码的SRAM架构

说明书

本发明属于集成电路技术领域，具体的说涉及一种基于数据预编码的SRAM架构。本发明提出的一种基于数据预编码的SRAM架构，包括预编码模块和整体架构。所述SRAM架构通过将输入数据预先进行编码，然后再写入SRAM电路。本发明提出的一种SRAM架构虽然损失了部分精度，但却显著降低了功耗。本发明适用于有一定容忍度的场景。

技术领域

本发明属于集成电路技术领域，具体的说是涉及一种基于数据预编码的SRAM架构。

背景技术

近年来，静态随机存储器(Static Random Access Memory，SRAM)是片上系统(SoC)的重要组成部分，被大量应用于手持电子设备、传感器和医疗器械等超低功耗应用中。由于动态功耗与电源电压呈平方倍的关系，降低系统电源电压可以极大地降低其功耗。但由于在超低压下SRAM单元难以稳定工作，单纯地降低电源电压已经不再能满足超低功耗的需求。从而在一些可以忍受低位错误的应用中，如视频图像处理、大数据和神经网络等，采用近似SRAM结构可以进一步地降低系统的功耗和面积。

目前的近似SRAM偏向于利用数据权值的不同，在单元电路和外围辅助技术等方面采用不同的设计来降低功耗。在单元电路设计方面，高权值单元采用高性能高功耗单元电路，低权值单元采用低精度低功耗电路，来达到以一定精度损失为条件降低功耗。在外围辅助技术方面，对高权值单元的读写利用外围辅助技术来提高精度，对低权值单元则不添加任何辅助技术来降低功耗。目前看来，这些技术都是工艺相关的，在不同的工艺下，性能差距很大。

发明内容

针对可容错应用，本发明提出了一种基于数据预编码的SRAM架构。该架构基于数据的特性，通过对数据预先编码调整写入SRAM数据中1的数量，可以在可接受的精度损失范围内，有效降低电路的功耗。

本发明的技术方案为：

数据在写入SRAM之前，先利用编码电路降低数据中数据1的数量，然后设计SRAM电路，降低写入数据0和读出数据0的功耗，达到降低功耗的效果。编码电路输入输出关系的逻辑表达式如公式1和公式2所示。

使用的SRAM单元电路要求是单端读写的。对于写操作的设计在于，写操作之前不进行预充电，而是写数据到达的时候根据数据来决定写字线拉至高电平还是拉至低电平。由于写字线的预充电功耗占比非常高，所以该方法可以有效的降低预充电次数，从而降低写功耗。对于读操作的设计在于，读操作采用一个读缓存的结构，该读缓存结构在数据为0时不放电，数据为1时放电，由于读位线的放电占据了读功耗的大部分，因此本设计可以有效降低读功耗。

通过编码电路降低数据中数据1的数量，具体为判断同一组数据中是否存在连续1，若是，则将1变为0，并向前进一位，设输入为八位，编号x7,x6,x5,x4,x3,x2,x1,x0,最低位x0,最高位为x7,输出为y7,y6,y5,y4,y3,y2,y1,y0,最低位y0,最高位为y7，编码电路通过如下公式(1)和(2)进行处理：

公式(1)中，i＝0，公式(2)中，i＝5；

SRAM中，在写操作之前不进行预充电，而是写数据到达的时候根据数据来决定写字线拉至高电平还是拉至低电平；在读操作时，读操作采用一个读缓存的结构，该读缓存结构在数据为0时不放电，数据为1时放电。

本发明的有益效果为：本发明提出了基于数据预先编码的SRAM架构，通过编码电路调整数据分布，结合提出的电路的读写方式使得本发明可以有效降低读写功耗。

附图说明

图1为本发明整体电路架构说明。

图2为本发明处理前图像。

图3为本发明处理后图像。

具体实施方式