[发明专利]一种采样保持与膝点检测电路有效
申请号: | 202110953925.8 | 申请日: | 2021-08-19 |
公开(公告)号: | CN113630121B | 公开(公告)日: | 2023-07-04 |
发明(设计)人: | 周泽坤;艾雪;何金阳;王卓;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03M1/34 | 分类号: | H03M1/34 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 孙一峰 |
地址: | 611731 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 采样 保持 检测 电路 | ||
1.一种采样保持与膝点检测电路,用于检测原边反馈反激式变换器在副边电感电流为零时的膝点电压,其特征在于,包括缓冲器、比较器、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第一电容、第二电容和电压源;
所述缓冲器的同相输入端接反馈电压,其反相输入端接其输出端,缓冲器的输出端依次通过第一电阻和第一电容后接地,将缓冲器的使能信号定义为第一使能信号,输出定义为延迟电压;
所述比较器的同相输入端接延迟电压,其反相输入端接电压源的正端,电压源的负端接反馈电压,将比较器的使能信号定义为第二使能信号,输出电压定义为判断电压,所述电压源产生固定失调电压;
所述第一NMOS管的漏极接延迟电压,其栅极接第三使能信号;
所述第二NMOS管的源极和漏极接第一NMOS管的源极,第二NMOS管的栅极接第一使能信号的反向信号,第一NMOS管源极与第二NMOS管源漏极的连接点通过第二电容后接地,将第一NMOS管源极、第二NMOS管源漏极、第二电容的连接点输出定义为膝点电压保持电压;
所述第三NMOS管的漏极接第一电阻、第一电容和第一NMOS管漏极的连接点,第三NMOS管的栅极接脉冲信号,第三NMOS管的源极接地;当原边导通时,脉冲信号为高电平,第三NMOS管打开,当副边导通时,脉冲信号为低电平,第三NMOS管关断;
当副边导通且反馈电压上升的时期,第一使能信号控制缓冲器开启,第二使能信号控制比较器关断,使延迟电压一直跟随反馈电压,从而更新第一电容的电压值;当反馈电压进入平台期后,第二使能信号控制比较器开启,在膝点到达时,比较器翻转,判断电压由低电位翻转为高电位,第三使能信号对应翻高,第一NMOS管打开进行采样,第一电容的电荷分享到第二电容,第一使能信号控制缓冲器关断使得延迟电压保持膝点电压;经过一个窄脉冲时间之后,第三使能信号翻低,第一NMOS管关断而第二NMOS管开启,同时第二使能信号控制比较器关断,第一使能信号控制缓冲器开启;
所述比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第二电阻、第三电阻、第四电阻、第十NMOS管、第十二NMOS管;所述缓冲器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第六PMOS管、第四NMOS管、第五NMOS管、第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第二电阻、第三电阻、第四电阻、第十一NMOS管;
其中,第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管的源极均接电源;第一PMOS管的栅漏互连,其漏极接电流源;第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管的栅极均接第一PMOS管的漏极;第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管组成电流镜为电路提供偏置电流,其镜像比为1:8:4:4:4:1;
第七PMOS管的源极接第二PMOS管的漏极,第七PMOS管的栅极通过第四电阻后接反馈电压,第七PMOS管的漏极通过第二电阻后接地;
第二NMOS管的漏极通过第四电阻后接反馈电压,第二NMOS管的栅极和源极互连,第二NMOS管的源极接地;
第八PMOS管的源极接第二PMOS管的漏极,第八PMOS管的栅极接第七NMOS管的源极,第八PMOS管的漏极通过第三电阻后接地;
第四NMOS管的栅极和漏极接第三PMOS管的漏极,第四NMOS管的源极通过第二电阻后接地;第五NMOS管的漏极接第四PMOS管的漏极,第五NMOS管的栅极接第三PMOS管的漏极,第五NMOS管的源极通过第三电阻后接地;
第六NMOS管的漏极接第五PMOS管的漏极,第六NMOS管的栅极接第四PMOS管的漏极,第六NMOS管的源极接地;
第十NMOS管的漏极接第五PMOS管的漏极,第十NMOS管的栅极接第二使能信号,第十NMOS管的源极接地;
第五PMOS管漏极、第六NMOS管漏极与第十NMOS管漏极的连接点为比较器的输出端;
第七NMOS管的漏极接电源,第七NMOS管的栅极接第四PMOS管的漏极;第八NMOS管的栅极和漏极接第六PMOS管的漏极,第八NMOS管的源极接地;第九NMOS管的漏极接第七NMOS管的源极,第九NMOS管的栅极接第六PMOS管的漏极,第九NMOS管的源极接地;
第十一NMOS管的漏极接第六PMOS管的漏极,第十一NMOS管的栅极接第一使能信号,第十一NMOS管的源极接地;
第七NMOS管源极、第八PMOS管栅极与第九NMOS管漏极的连接点为缓冲器的输出端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110953925.8/1.html,转载请声明来源钻瓜专利网。