[发明专利]沟槽型原胞结构及制备方法

说明书

本发明公开了一种沟槽型原胞结构及制备方法，沟槽型原胞结构的制备方法包括：形成第一导电类型的外延层，并于第一导电类型的外延层内形成有沟槽；于沟槽内形成栅极结构；于第一导电类型的外延层内形成第二导电类型的体区，第二导电类型的体区位于栅极结构相对的两侧；于第一导电类型的外延层的上表面形成势垒金属层，并于第一导电类型的外延层内形成肖特基结；肖特基结位于相邻栅极结构之间的第二导电类型的体区之间，势垒金属层将栅极结构、第二导电类型的体区及肖特基结短接，电流绕过肖特基结，导电沟道导通，一举解决平面型肖特基器件存在的问题，不论反向截止电压如何变化，降低正向开通损耗和反向偏置漏电流，提高正向开通密度。

技术领域

本发明涉及半导体结构制造领域，尤其涉及一种沟槽型原胞结构及制备方法。

背景技术

肖特基是金半接触后形成的特殊单向导电结，特殊点是正向导通门限电压低于PN结0.2-0.3V左右，且是多子导电器件，没有少子空穴的存储和抽取效应，再加上肖特基结电容极小，适合于高频电路上使用，因其开通截止损耗极低，器件应用时发热低，因此在市场上有大量的应用需求，随着电子产品的便携式穿戴式发展，致使肖特基器件轻量化和小型化的需求逐步显现，市面上大量的肖特基器件均是平面型器件结构。

然而，平面型肖特基器件正向开通时，电流从阳极到负极需经过肖特基结，因不同金属与半导体接触产生的肖特基结势垒高度不同，反向截止电压越高，肖特基结势垒变高而增加正向开通的饱和压降VF，导致正向饱和压降偏大，失去肖特基结自身所拥有的低饱和压降的优势，导致平面型肖特基器件的正向开通损耗偏大，器件发热量升高。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种沟槽型原胞结构及制备方法，提出的新型肖特基结沟槽原胞结构，将肖特基结、源极、栅极及体区短接，一举解决平面型肖特基器件正向开通损耗偏大，发热量大的问题，同时，沟槽型原胞结构增大正向开通电流密度，便于器件制备小尺寸器件。

为解决上述技术问题，本申请的第一方面提出一种沟槽型原胞结构的制备方法，包括：

形成第一导电类型的外延层，并于所述第一导电类型的外延层内形成有沟槽；

于所述沟槽内形成栅极结构；

于所述第一导电类型的外延层内形成第二导电类型的体区，所述第二导电类型的体区位于所述栅极结构相对的两侧；

于所述第一导电类型的外延层的上表面形成势垒金属层，并于所述第一导电类型的外延层内形成肖特基结；所述肖特基结位于相邻所述栅极结构之间的所述第二导电类型的体区之间，所述势垒金属层将所述栅极结构、所述第二导电类型的体区及所述肖特基结短接。

在其中一个实施例中，所述于所述沟槽内形成栅极结构包括：

于所述沟槽的侧壁及底部形成第一栅氧化层；

于所述第一栅氧化层的表面形成第二栅氧化材料层；

图形化所述第二栅氧化材料层，以形成第二栅氧化层，并去除位于所述沟槽侧壁的所述第一栅氧化层；

于所述沟槽的侧壁形成第三栅氧化层；

于所述第二栅氧化层的表面及所述第三栅氧化层的表面形成栅极导电层，所述栅极导电层填满所述沟槽；位于所述沟槽底部的所述第一栅氧化层、所述第二栅氧化层、所述第三栅氧化层及所述栅极导电层共同构成所述栅极结构。

在其中一个实施例中，所述第二栅氧化层的厚度大于所述第三栅氧化层的厚度；所述第二栅氧化层的厚度大于位于所述沟槽底部的所述第一栅氧化层的厚度。

在其中一个实施例中，所述于所述第一栅氧化层的表面形成第二栅氧化材料层包括：

形成填充氧化层，所述填充氧化层覆盖所述第一栅氧化层并填满所述沟槽；