[发明专利]一种芯片

说明书

本发明属于芯片技术领域，公开了一种芯片，包括核心逻辑和输入输出管脚，所述核心逻辑的四周设置输入输出管脚；所述输入输出管脚包括：第一圈输入输出管脚和第二圈输入输出管脚；所述核心逻辑设置在第一圈输入输出管脚内，所述第一圈输入输出管脚设置在第二圈输入输出管脚内。有益效果：通过本发明设置的第一圈输入输出管脚和第二圈输入输出管脚，可以有效降低芯片的核心逻辑所需的晶圆面积，进而降低芯片的成本，使产品更具有竞争力。

技术领域

本发明涉及芯片技术领域，特别是涉及一种芯片。

背景技术

芯片的成本对于相关产品的竞争力具有重要影响，若可以采用更加便宜的芯片实现相同的性能降低产品成本，可以有效提高产品的竞争力。目前，影响单颗芯片成本因素非常多，而在芯片物理设计实现阶段主要考虑的节省芯片面积，芯片面积越小，单张wafer(晶圆)上可以切割出的芯片数量越多，单颗芯片成本越低。

对于输入输出管脚比较多的芯片，现有技术方案如附图1，芯片的输入输出管脚彼此相邻排布在芯片四周。图1中四周条形形状即为输入输出管脚，不包含输入输出管脚的单元统称为核心逻辑(core logic)，核心逻辑被放置在芯片中央位置。现有技术方案的芯片面积主要受限于芯片输入输出管脚所围成的四边形的面积即图1中X0＊Y0的面积，但是如果芯片核心逻辑在功能可实现的情况下消耗的面积总和小于X0＊Y0的面积，就会造成芯片面积浪费。

因此，需要对现有技术中芯片的输入输出管脚进行优化设计，使芯片核心逻辑在能够实现相应功能的前提下面积最小。

发明内容

本发明的目的是：提供一种对芯片输入输出管脚的优化设计，使芯片核心逻辑在能够实现相应功能的前提下面积最小。

为了实现上述目的，本发明提供了一种芯片，包括核心逻辑和输入输出管脚，所述核心逻辑的四周设置输入输出管脚；所述输入输出管脚包括：第一圈输入输出管脚和第二圈输入输出管脚；所述核心逻辑设置在第一圈输入输出管脚内，所述第一圈输入输出管脚设置在第二圈输入输出管脚内。

进一步的，所述第一圈输入输出管脚和第二圈输入输出管脚设置在同一水平面内。

进一步的，所述第一圈输入输出管脚的电源地管脚通过重新布线层和第二圈输入输出管脚的电源地管脚连接，所述重新布线层包括若干条连接线。

进一步的，所述第一圈输入输出管脚的VDD管脚、VSS管脚、VDDIO管脚和VSSIO管脚通过连接线分别与第二圈输入输出管脚的VDD管脚、VSS管脚、VDDIO管脚和VSSIO管脚连接。

进一步的，所述输入输出管脚可划分为多个输入输出域，位于同一个输入输出域的第二圈输入输出管脚的电源上电控制信号和第一圈输入输出管脚的电源上电控制信号连接在一起。

进一步的，所述第一圈输入输出管脚包括第一POC管脚和第一POCconvert单元，所述第二圈输入输出管脚包括第二POC管脚和第二POCconvert单元；所述第一POC管脚用于产生第一圈输入输出管脚的电源上电控制信号，所述第二POC管脚用于产生第二圈输入输出管脚的电源上电控制信号，所述第一POC管脚将产生的信号传输到第一POCconvert单元，所述第二POC管脚将产生的电源上电控制信号传输到第二POC convert单元，所述第一POCconvert单元和第二POCconvert单元连接。

进一步的，所示第二圈输入输出管脚的低压信号通过第一圈通道和核心逻辑连接，所示第一圈通道为第一圈输入输出管脚中管脚之间的空隙。

进一步的，所述输入输出管脚还包括第三圈输入输出管脚，所述第二圈输入输出管脚设置在第三圈输入输出管脚内。

本发明实施例公开了一种芯片与现有技术相比，其有益效果在于：通过本发明设置的第一圈输入输出管脚和第二圈输入输出管脚，可以有效降低芯片的核心逻辑所需的晶圆面积，进而降低芯片的成本，使产品更具有竞争力。

附图说明