[发明专利]一种灵敏放大器

权利要求书

1.一种灵敏放大器，其特征在于，包括：失调检测电路和灵敏放大电路；所述灵敏放大电路将SRAM存储阵列的位线上的压差信号放大并进行输出；所述失调检测电路的输入端连接第一预充电压、第一使能电压、输入信号控制电压；所述失调检测电路的失调检测输入端和失调检测输出端与所述灵敏放大电路相连；所述灵敏放大电路的输入端连接第二预充电压、第二使能电压、位线输入控制电压；

所述失调检测电路包括：第一至第七PMOS管、第一至第三NMOS管；所述第一PMOS管和第二PMOS管的源极均连接电源，所述第一PMOS管和第二PMOS管的栅极均与所述第三PMOS管的栅极连接；所述第一PMOS管的漏极连接所述第三PMOS管的源极，所述第二PMOS管的漏极连接所述第三PMOS管的漏极；所述第三PMOS的栅极连接所述第一预充电压；所述第一PMOS管和第二PMOS管的漏极构成所述失调检测输出端；所述第四PMOS管的源极与所述第五PMOS管的漏极构成所述失调检测输入端；所述第四PMOS管与第五PMOS管的栅极均连接所述输入信号控制电压；所述第四PMOS管的漏极连接所述第一PMOS管的漏极；所述第五PMOS管的源极连接所述第三PMOS管的漏极；所述第六PMOS管和第七PMOS管的源极均连接所述电源；所述第六PMOS管的栅极连接所述第七PMOS管的漏极，所述第七PMOS管的栅极连接所述第六PMOS管的漏极；所述第四PMOS管的漏极还与所述第六PMOS管的漏极连接；所述第五PMOS管的源极还连接所述第七PMOS管的漏极；所述第一NMOS管的栅极连接所述第五PMOS管的漏极，所述第一NMOS管的漏极连接所述第六PMOS管的漏极；所述第二NMOS管的栅极连接所述第四PMOS管的源极，所述第二NMOS管的漏极连接所述第七PMOS管的漏极；所述第一NMOS管与第二NMOS管的源极均与所述第三NMOS管的漏极连接；所述第一NMOS管的漏极与第二NMOS管的漏极之间串联有由两个二极管反向并联构成限幅器；所述第三NMOS管的栅极连接所述第一使能电压，所述第三NMOS管的源极接地；

所述灵敏放大电路包括：第十一至第十九PMOS管、第十一至第十五NMOS管；所述第十一PMOS管和第十二PMOS管的源极均连接电源，所述第十一PMOS管和第十二PMOS管的栅极均与所述第十三PMOS管的栅极连接；所述第十一PMOS管的漏极连接所述第十三PMOS管的源极，所述第十二PMOS管的漏极连接所述第十三PMOS管的漏极；所述第十三PMOS管的栅极连接所述第二预充电压；所述第十一PMOS管的漏极连接所述第十四PMOS管的漏极，所述第十四PMOS管的栅极连接所述位线输入控制电压，所述第十四PMOS管的源极连接第一选择器的第一支路，所述第十四PMOS管的源极还通过第一缓冲器连接所述第一选择器的第二支路；所述第十二PMOS管的漏极连接所述第十五PMOS管的源极，所述第十五PMOS管的栅极连接所述位线输入控制电压，所述第十五PMOS管的漏极连接第二选择器的第一支路，所述第十五PMOS管的漏极还通过第二缓冲器连接所述第二选择器的第二支路；所述第一选择器和第二选择器的输出端分别连接所述SRAM存储阵列的位线；

所述第十六PMOS管和第十七PMOS管的源极均连接所述电源；所述第十六PMOS管的栅极连接所述第十七PMOS管的漏极，所述第十七PMOS管的栅极连接所述第十六PMOS管的漏极；

所述第十四PMOS管的漏极还与所述第十六PMOS管的漏极连接；所述第十五PMOS管的源极还连接所述第十七PMOS管的漏极；所述第十八PMOS管的栅级和源极均连接所述第十六PMOS管的漏极，所述第十八PMOS管的漏极接地；所述第十九PMOS管的栅级和源极均连接所述第十七PMOS管的漏极，所述第十九PMOS管的漏极接地；所述第十八PMOS管的栅级与第十九PMOS管的栅级之间串联有由两个二极管反向并联构成限幅器；所述第十六PMOS管与第十七PMOS管的漏极作为输出，通过所述失调检测输入端与所述失调检测电路连接；

所述第十一NMOS管与所述第十二NMOS管的漏极相连后连接所述第十八PMOS管的栅极，所述第十三NMOS管与所述第十四NMOS管的漏极相连后连接所述第十九PMOS管的栅极，所述第十一NMOS管、第十二NMOS管、第十三NMOS管与第十四NMOS管的源极均连接所述第十五NMOS管的漏极；所述第十一NMOS管与第十四NMOS管的栅极作为输入，通过所述失调检测输出端连接所述失调检测电路；所述第十二NMOS管的栅极连接所述第十四PMOS管的源极，所述第十三NMOS管的栅极连接所述第十五PMOS管的漏极；所述第十五NMOS管的源极接地，所述第十五NMOS管的栅极连接所述第二使能电压。