[发明专利]一种AHB系统总线的仲裁方法、装置、AHB系统总线及介质

说明书

本申请公开了一种AHB系统总线的仲裁方法、装置、AHB系统总线及介质，包括：以预设监测周期实时监测每个数据通道的数据流量，得到每个数据通道对应的第一数据流量；在每个所述预设监测周期结束时，利用各所述第一数据流量确定每个所述数据通道的实际仲裁权重；基于所述实际仲裁权重划分下一个所述预设监测周期中每个所述数据通道对应的时间片，以便每个所述数据通道在对应的所述时间片内利用AHB系统总线进行数据传输。能够提升AHB系统总线利用率，进而提升SOC芯片的性能。

技术领域

本申请涉及芯片设计技术领域，特别涉及一种AHB系统总线的仲裁方法、装置、AHB系统总线及介质。

背景技术

随着集成电路的不断发展，对SOC(即System on Chip，片上系统)芯片的处理速度性能的要求越来越高。系统总线作为连接各个模块的中枢桥梁，对SOC系统的性能起到重要影响，特别是在多个主设备和多个从设备的系统中。其中，系统总线的仲裁机制将影响多路数据的读写效率，进而影响SOC芯片的性能。AHB(即Advanced High Performance Bus，高级高性能外围总线)是AMBA(即Advanced Microcontroller Bus Architecture，高级微控制器总线架构)总线体系中的高速总线，在时钟上跳沿操作，支持连续传输和分段传输，可以连接多个主设备，支持总线宽度可配置，支持byte(字节)、half-word(半字)以及word(字)的传输。一个典型的AHB系统由多个主从设备和总线组成。主设备一般由CPU(即CentralProcessing Unit，中央处理器)、DMA(即Direct Memory Access，直接存储器访问)和DSP(即Digital Signal Process，数字信号处理)等设备担当，从设备一般由各类存储控制器，如Sram(Static Random-Access Memory，静态随机存取存储器)控制器等内部RAM(即Random Access Memory，随机存取存储器)、Flash(闪存)控制器等外挂内存接口，AHB-to-APB(即Advanced Peripheral Bus，高级外围总线)桥以及其他一些外围设备担当。

当前，AHB系统总线的仲裁机制通常是预先设定好各数据通道的权重参数，这样，在AHB系统实际运行时，存在AHB系统总线利用率较低的问题。

发明内容

有鉴于此，本申请的目的在于提供一种AHB系统总线的仲裁方法、装置、AHB系统总线及介质，能够提升AHB系统总线利用率，进而提升SOC芯片的性能。其具体方案如下：

第一方面，本申请公开了一种AHB系统总线的仲裁方法，包括：

以预设监测周期实时监测每个数据通道的数据流量，得到每个数据通道对应的第一数据流量；

在每个所述预设监测周期结束时，利用各所述第一数据流量确定每个所述数据通道的实际仲裁权重；

基于所述实际仲裁权重划分下一个所述预设监测周期中每个所述数据通道对应的时间片，以便每个所述数据通道在对应的所述时间片内利用AHB系统总线进行数据传输。

可选的，所述以预设监测周期实时监测每个数据通道的数据流量，得到每个数据通道对应的第一数据流量，包括:

以预设监测周期实时监测每个数据通道对应的每个指令的数据流量，得到每个指令对应的第二数据流量；

对于任一所述数据通道，计算每个所述预设监测周期内的该数据通道对应的全部指令的第二数据流量的和值，得到该数据通道在每个所述预设检测周期内的第一数据流量。

可选的，所述监测每个数据通道对应的每个指令的数据流量，包括：

利用每个指令操作的数据位宽以及每个指令操作的实际数据突发长度计算每个数据通道对应的每个指令的数据流量。

可选的，所述利用各所述第一数据流量确定每个所述数据通道的实际仲裁权重，包括：