[发明专利]驱动电路、存储设备及驱动电路控制方法

说明书

本申请提供一种驱动电路、存储设备及驱动电路控制方法，驱动电路包括：第一驱动电路，包括第一晶体管和第二晶体管，第一晶体管的控制端和第二晶体管的控制端连接，第一晶体管的第二端连接第二晶体管的第一端，并作为驱动电路的输出端；第二驱动电路，具有供电端和输出端，输出端与第一晶体管的控制端连接；设有降压元件的电源切换电路，其第一端连接信号生成电路的供电端，其第二端连接第一电源，其第三端连接第二电源，用于在控制信号控制下，将第二驱动电路的供电端连接至第一电源，或者，将所述第二驱动电路的供电端通过所述降压元件连接至所述第二电源；其中，第一电源不小于第二电源。本申请的方案，用以改善GIDL效应。

技术领域

本申请涉及半导体技术，尤其涉及一种驱动电路、存储设备及驱动电路控制方法。

背景技术

随着器件尺寸不断缩小(譬如，MOS器件的栅氧化层越来越薄)，并追求更快的开关速度和低能耗的需求下，如何控制栅诱导漏极泄漏电流(gate-induced drain leakage，简称GIDL)效应变得尤为重要。

在晶体管器件中，当栅漏电压很大时，栅漏交叠区区界面附近的衬底中，电子在价带和导带之间发生带带隧穿形成电流，该电流即为栅诱导漏极泄漏电流(gate-induceddrain leakage，简称GIDL)。随着MOS器件的栅氧化层越来越薄，GIDL电流急剧增加。

因此，如何有效降低GIDL效应成为亟待解决的问题。

发明内容

本申请的实施例提供一种驱动电路、存储设备及驱动电路控制方法，以改善GIDL效应。

根据一些实施例，本申请第一方面提供一种驱动电路，包括：第一驱动电路，包括第一晶体管和第二晶体管，所述第一晶体管的控制端和所述第二晶体管的控制端连接，所述第一晶体管的第二端连接所述第二晶体管的第一端，并作为所述驱动电路的输出端；第二驱动电路，具有供电端和输出端，所述输出端与所述第一晶体管的控制端连接；设有降压元件的电源切换电路，其第一端连接所述信号生成电路的供电端，其第二端连接第一电源，其第三端连接第二电源，用于在控制信号控制下，将所述第二驱动电路的供电端连接至所述第一电源，或者，将所述第二驱动电路的供电端通过所述降压元件连接至所述第二电源；其中，所述第一电源不小于所述第二电源。

在一些实施例中，所述电源切换电路包括：第一可控电路和第二可控电路；所述第二可控电路包括所述降压元件；所述控制信号与所述第一可控电路和所述第二可控电路的控制端连接，所述第一可控电路连接在所述第一电源和所述供电端之间，所述第二可控电路连接在所述第二电源和所述供电端之间。

在一些实施例中，所述第一可控电路包括第一开关元件；所述降压元件包括第二开关元件；

所述第一开关元件的控制端与所述控制信号连接，所述第一开关元件连接在所述第一电源和所述供电端之间；所述第二开关元件连接在所述第二电源和所述供电端之间，且所述第二开关元件的控制端与所述第二开关元件远离所述第二电源的一端连接。

在一些实施例中，所述第一开关元件和所述第二开关元件为PMOS晶体管。

在一些实施例中，所述第一可控电路包括反相器和第一开关元件；所述降压元件包括第二开关元件；所述反相器的输入端与控制信号连接，所述反相器的输出端与所述第一开关元件的控制端连接，所述第一开关元件连接在所述第一电源和所述供电端之间；所述第二开关元件连接在所述第二电源和所述供电端之间，且所述第二开关元件的控制端与所述第二开关元件远离所述第二电源的一端连接。

在一些实施例中，所述第一开关元件为PMOS晶体管，所述第二开关元件为NMOS管；或者，所述第一开关元件为NMOS晶体管，所述第二开关元件为PMOS管。

在一些实施例中，所述第一晶体管为PMOS晶体管。