[发明专利]用于为加密核提供处理时钟信号的方法和时钟产生电路

权利要求书

1.用于为加密核（58）提供处理时钟信号的时钟产生电路，包括：

时钟发生器（52），所述时钟发生器被设置为产生具有第一时钟频率的第一时钟信号（62），其中所述第一时钟频率是根据第一随机选择从第一数量的预定时钟频率中随机选择的，其中借助于在处理器核（56）中执行的频率选择程序进行所述第一随机选择，所述频率选择程序被设置为在特定的选择时间点重新进行所述第一随机选择；

时钟预处理模块（54），所述时钟预处理模块与所述时钟发生器连接以接收所述第一时钟信号，并且所述时钟预处理模块被设置为产生所述处理时钟信号（60）并提供给所述加密核，其中所述处理时钟信号的处理频率是通过乘以对应于第二随机选择从第二数量的缩放因子中随机选择的缩放因子而由所述第一时钟频率导出的，其中分别在特定数量的处理时钟信号时钟之后重新进行所述第二随机选择。

2.根据权利要求1所述的时钟产生电路，其中所述时钟预处理模块包括：

接收所述第一时钟信号的至少一个时钟缩放单元（72；72₁、72₂、...72_N），其中所述至少一个时钟缩放单元其中的所选择的时钟缩放单元被设置为产生对应于第二数量的第二时钟信号，其中所述第二时钟信号的第二时钟频率分别通过将所述第一时钟频率乘以所述缩放因子中的相应一个缩放因子来加以确定；

随机数发生器（78），特别是线性反馈移位寄存器，基于所述随机数发生器的输出进行所述第二随机选择，其中所述随机数发生器通过所述处理时钟信号而被定时；以及

多路复用器（76），所述多路复用器被设置为接收所述第二时钟信号并且根据所述随机数发生器的输出而选择所述第二时钟信号之一并作为处理时钟信号输出。

3.根据权利要求2所述的时钟产生电路，其中所述至少一个时钟缩放单元（72；72₁、72₂、...72_N）被设置为存储一个或多个缩放值组，并且根据所述时钟缩放单元的状态选择其中一组；以及

其中所选择的时钟缩放单元使用根据其状态而选择的缩放值组作为缩放因子。

4.根据前述权利要求中任一项所述的时钟产生电路，其中所述时钟预处理模块（54）被设置为重新配置所述缩放因子，其中重新设定所述缩放因子，其中所述重新配置在特定的重新配置时间点进行，所述重新配置时间点优选地与选择时间点重合。

5.根据权利要求3和4所述的时钟产生电路，其中在所述重新配置期间重新设定所述缩放值；其中优选地重新设定在相应的重新配置时间点未选择的时钟缩放单元的缩放值。

6.根据前述权利要求中任一项所述的时钟产生电路，其中所述时钟预处理模块（54）和/或所述时钟发生器（52）在可编程逻辑门中实现。

7.加密电路，所述加密电路包括：

根据前述权利要求中任一项所述的时钟产生电路；和

加密核（58），所述加密核被设置为根据由所述时钟产生电路提供的处理时钟信号执行加密。

8.根据权利要求7所述的加密电路，其中所述处理器核（56）与所述加密核（58）连接，

其中所述处理器核和所述加密核被设置为使得所述处理器核能够经由所述连接控制所述加密核中的加密的起始时间点；和/或经由所述连接从所述加密核向所述处理器核传送加密的结束时间点或传送所述处理时钟信号；

其中优选地将所述选择时间点确定为，使得所述选择时间点位于两次相继的加密之间，

其中更优选地，特定数量的加密位于每两个相继的选择时间点之间。