[发明专利]半导体结构及其制备方法

说明书

本发明提供的一种半导体结构及其制备方法，涉及半导体技术领域，包括半导体衬底，其内部形成有包括N沟道和P沟道的CMOS电路结构；堆叠结构，位于所述半导体衬底之上，且内部形成有源极和漏极以及与该源极和漏极电连接的氧化层，所述源极和所述漏极材料为金属硅化物，所述氧化层上形成有由铁电栅层和金属栅层构成的栅极层；其内部形成存储电路结构；贯通插塞，贯通所述半导体衬底和所述堆叠结构，并连接所述CMOS电路结构以及所述以及存储电路结构。在上述技术方案中，该半导体结构将半导体衬底上的堆叠结构采用为低温CMOS工艺制备的低功耗存储电路，结合半导体衬底上采用的成熟CMOS工艺制备逻辑运算电路，使二者结合后可以构成低功耗混合存算系统。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体结构及其制备方法。

背景技术

随着处理器和存储器的工艺提升差距变大，冯诺依曼体系结构下存储墙剪刀叉不断增大，访存功耗墙问题日益突出，所以降低处理器和存储器的功耗便成为了成为本领域技术人员亟需解决的技术问题。

发明内容

本发明的目的在于提供一种半导体结构及其制备方法，以解决现有技术中处理器及存储器功耗高的技术问题。

本发明提供的一种半导体结构，包括：

半导体衬底，其内部形成有包括N沟道和P沟道的CMOS电路结构；

堆叠结构，位于所述半导体衬底之上，且内部形成有源极和漏极以及与该源极和漏极电连接的氧化层，所述源极和所述漏极材料为金属硅化物，所述氧化层上形成有由铁电栅层和金属栅层构成的栅极层；其内部形成存储电路结构；

贯通插塞，贯通所述半导体衬底和所述堆叠结构，并连接所述CMOS电路结构以及存储电路结构。

进一步的，还包括：

第一互连线，与所述CMOS电路结构连接；

第二互连线，与所述存储电路结构连接；

所述贯通插塞与所述第一互连线和所述第二互连线电连接。

进一步的，所述堆叠结构包括：

第一层间介质层，位于所述半导体衬底之上，所述第一互连线设置在所述第一层间介质层的内部；

介质层，位于所述第一层间介质层之上，所述源极、所述漏极、所述氧化层以及所述栅极层均位于所述介质层的内部；

第二层间介质层，位于所述介质层之上，所述第二互连线设置在所述第二层间介质层的内部。

进一步的，所述第一层间介质层、所述介质层和所述第二层间介质层之间开设有贯通孔，所述贯通插塞设置在所述贯通孔内。

进一步的，所述第一层间介质层和所述第二层间介质层为绝缘材料。

进一步的，所述铁电栅层位于所述氧化层之上，所述金属栅层位于所述铁电栅层之上；或者，所述金属栅层位于所述氧化层之上，由所述铁电栅层构成的电容结构与所述漏极电连接。

本发明还提供了一种半导体结构的制备方法，包括以下步骤：

提供半导体衬底，并在其内设置包括N沟道和P沟道的CMOS电路结构；

在所述半导体衬底上形成半导体层，并刻蚀所述半导体层进而形成有源区；

在所述半导体层上设置假栅以及侧墙，并进行硅化工艺形成金属硅化物源漏，去掉所述假栅，并利用铁电栅层和金属栅层构成的栅极层替代所述假栅；

将所述存储电路结构和所述CMOS电路结构金属互连。

进一步的，所述半导体层经过沉积或键合的方式形成在所述半导体衬底上。