[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有栅极结构，栅极结构两侧的基底中形成有源漏掺杂层，栅极结构的侧壁形成有侧墙，侧墙的侧壁形成有刻蚀停止层，栅极结构露出的基底上形成有第一层间介质层，第一层间介质层覆盖刻蚀停止层的侧壁；在栅极结构、侧墙和刻蚀停止层的顶部形成第一保护层；形成第一保护层后，形成覆盖在第一层间介质层和第一保护层顶部的第二层间介质层；形成第二层间介质层之后，在源漏掺杂层的顶部形成贯穿第二层间介质层和第一层间介质层的第一开口；在第一开口中形成源漏插塞。有利于确保刻蚀停止层对侧墙的覆盖能力，使得侧墙因被暴露而受到损伤的风险也下降，从而提高了半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上，所述栅极结构包括栅介质层、以及覆盖所述栅介质层的栅电极层；源漏掺杂层，位于所述栅极结构两侧的基底中；侧墙，覆盖所述栅极结构的侧壁；刻蚀停止层，位于所述侧墙的侧壁；保护层，位于所述栅极结构、侧墙和刻蚀停止层的顶部；层间介质层，位于所述栅极结构侧部的基底上并覆盖源漏掺杂层，所述层间介质层还覆盖所述保护层的顶部；源漏插塞，贯穿位于源漏掺杂层顶部的所述层间介质层，所述源漏插塞的底部和所述源漏掺杂层的顶部电连接；栅极插塞，贯穿所述栅极结构顶部的所述层间介质层和保护层，所述栅极插塞的底部与所述栅极结构的顶部电连接。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂层，所述栅极结构的侧壁形成有侧墙，所述侧墙的侧壁形成有刻蚀停止层，所述栅极结构露出的所述基底上形成有第一层间介质层，所述第一层间介质层覆盖所述刻蚀停止层的侧壁；在所述栅极结构、侧墙和刻蚀停止层的顶部形成第一保护层；形成所述第一保护层后，形成覆盖在所述第一层间介质层和第一保护层顶部的第二层间介质层；形成所述第二层间介质层之后，在所述源漏掺杂层的顶部形成贯穿所述第二层间介质层和第一层间介质层的第一开口；在所述第一开口中形成源漏插塞。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法，在栅极结构、侧墙和刻蚀停止层的顶部形成第一保护层，由于所述第一保护层能够对所述侧墙和刻蚀停止层的顶部起到保护作用，在源漏掺杂层的顶部形成贯穿所述第二层间介质层和第一层间介质层的第一开口的过程中，相关刻蚀工艺对所述刻蚀停止层的顶部造成损伤的概率下降，有利于确保刻蚀停止层的完整性，相应的，有利于确保所述刻蚀停止层对侧墙的覆盖能力，在所述刻蚀停止层和保护层的共同保护下，使得所述侧墙因被暴露而受到损伤的风险也下降，从而提高了半导体结构的性能。

附图说明

图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；

图4是本发明半导体结构一实施例的结构示意图；