[发明专利]一种双向静电防护芯片及其制备方法

说明书

本发明公开了双向静电防护芯片，包括衬底、形成在衬底内第一扩散区、第一扩散区包括正交连接的第一扩散子区和第二扩散子区、间隔形成在衬底内并位于第二扩散子区之间的沟槽，沟槽内填充有多晶硅层和第二扩散区，第二扩散区包括位于沟槽侧壁的第三扩散子区和位于沟槽底部的第四扩散子区，多晶硅层位于第三扩散子区之间并与第四扩散子区连接，形成在第二扩散子区上表面并连接第三扩散子区的氧化硅层，氧化硅层之间形成有位于沟槽上方的开口，形成在氧化硅层上表面并填充开口的第一金属层和位于衬底下表面的第二金属层。本发明还提供了双向静电防护芯片的制备方法，提高了器件的击穿电压稳定性和放电面积，降低了器件的制造成本。

技术领域

本发明属于半导体芯片制造工艺技术领域，尤其涉及一种双向静电防护芯片及其制备方法。

背景技术

瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器(TVS)通常用来保护敏感电路受到浪涌的冲击。而为了改善TVS的反向特性，通常采用保护环结构和金属场板结构来提高器件的可靠性，但由于这两种结构易引入较大的附加电容，而且使得器件面积增大，导致器件的性能降低。

发明内容

有鉴于此，本发明提供了一种提高器件的击穿电压稳定性、多路双向功能的双向静电防护芯片及其制备方法，来解决上述存在的技术问题，具体采用以下技术方案来实现。

第一方面，本发明提供了一种双向静电防护芯片，包括：

第一导电类型的衬底；

形成在所述衬底内的第二导电类型的第一扩散区，所述第一扩散区包括平行于所述衬底的第一扩散子区和垂直于所述衬底的第二扩散子区，所述第一扩散子区与所述第二扩散子区正交连接；

间隔形成在所述衬底内并位于所述第二扩散子区之间的沟槽，所述沟槽内填充有第一导电类型的多晶硅层和第一导电类型的第二扩散区，所述第二扩散区包括位于所述沟槽侧壁的第三扩散子区和位于所述沟槽底部的第四扩散子区，所述多晶硅层位于所述第三扩散子区之间并与所述第四扩散子区连接；

形成在所述第二扩散子区上表面并连接所述第三扩散子区的氧化硅层，所述氧化硅层之间形成有位于所述沟槽上方的开口；

形成在所述氧化硅层上表面并填充所述开口的第一金属层和位于所述衬底下表面的第二金属层。

作为上述技术方案的进一步改进，所述第一扩散子区的结深大于所述第四扩散子区的结深，所述沟槽的结深与所述开口的宽度的比值大于15：1。

作为上述技术方案的进一步改进，所述氧化层的宽度等于两个所述第三扩散子区的宽度和第二扩散子区的宽度之和，所述第一导电类型为N型，所述第二导电类型为P型。

第二方面，本发明还提供了一种双向静电防护芯片的制备方法，包括以下步骤：

提供第一导电类型的衬底；

在所述衬底上形成间隔排列的氧化硅层和位于所述氧化硅层之间的开口；

以所述氧化硅层为掩膜沿所述开口刻蚀形成沟槽，向所述沟槽的侧壁和所述沟槽的底部涂覆液态源并进行第二导电类型离子的扩散，之后进行第一次热退火；