[发明专利]半导体装置

权利要求书

1.一种半导体装置，所述半导体装置包括：

基底，包括第一有源区、第二有源区以及位于第一有源区与第二有源区之间的沟槽中的隔离区；

隔离层图案，填充沟槽；

第一栅极绝缘层图案，设置在基底上；

第一栅电极结构，设置在第一栅极绝缘层图案上，其中，第一栅电极结构沿第一方向延伸并与第一有源区交叉，并且其中，第一栅电极结构包括顺序地堆叠的第一多晶硅图案、第二多晶硅图案和第一金属图案；

第二栅极绝缘层图案，设置在基底上；以及

第二栅电极结构，设置在第二栅极绝缘层图案上，其中，第二栅电极结构沿第一方向延伸并与第二有源区交叉，并且其中，第二栅电极结构包括顺序地堆叠的第三多晶硅图案、第四多晶硅图案和第二金属图案，

其中，隔离层图案的上表面高于第一多晶硅图案和第三多晶硅图案中的每个的上表面，并且第一多晶硅图案和第三多晶硅图案中的每个的侧壁接触隔离层图案的侧壁。

2.根据权利要求1所述的半导体装置，

其中，第一栅极绝缘层图案和第二栅极绝缘层图案具有不同的厚度，并且

其中，第一栅极绝缘层图案的上表面与第二栅极绝缘层图案的上表面基本彼此共面。

3.根据权利要求1所述的半导体装置，其中，

第一栅极绝缘层图案具有第一厚度，并且

第二栅极绝缘层图案具有小于第一厚度的第二厚度。

4.根据权利要求1所述的半导体装置，

其中，第一栅极绝缘层图案设置在基底的第一区域上，第二栅极绝缘层图案设置在基底的第二区域上，并且

其中，基底的第一区域的上表面低于基底的第二区域的上表面。

5.根据权利要求1所述的半导体装置，

其中，第二多晶硅图案和第一金属图案设置在第一多晶硅图案的上表面上以及隔离层图案的上侧壁上和上表面上，并且

其中，第四多晶硅图案和第二金属图案设置在第三多晶硅图案的上表面上以及隔离层图案的上侧壁上和上表面上。

6.根据权利要求1所述的半导体装置，

其中，第二多晶硅图案和第一金属图案的在第一方向上的端部设置在隔离层图案的上表面上，并且

其中，第四多晶硅图案和第二金属图案的在第一方向上的端部设置在隔离层图案的上表面上。

7.根据权利要求1所述的半导体装置，其中，第一多晶硅图案和第三多晶硅图案中的每个具有从至的竖直厚度。

8.根据权利要求1所述的半导体装置，其中，

第一多晶硅图案具有小于第一栅电极结构的竖直厚度的40％的竖直厚度，并且

第三多晶硅图案具有小于第二栅电极结构的竖直厚度的40％的竖直厚度。

9.根据权利要求1所述的半导体装置，所述半导体装置还包括：

第一杂质区，设置在基底的与第一栅电极结构的两侧相邻的第一有源区上；

第二杂质区，设置在基底的与第二栅电极结构的两侧相邻的第二有源区上；以及

接触插塞，分别接触第一杂质区和第二杂质区。

10.根据权利要求1所述的半导体装置，其中，

第一有源区和第二有源区中的每个具有岛形状，并且第一有源区和第二有源区中的每个沿垂直于第一方向的第二方向纵向延伸，

多个第一有源区在第一方向上间隔开，并且第一栅电极结构与所述多个第一有源区交叉，并且

多个第二有源区在第一方向上间隔开，并且第二栅电极结构与所述多个第二有源区交叉。

11.根据权利要求1所述的半导体装置，所述半导体装置还包括：

绝缘夹层，设置在基底上，其中，绝缘夹层覆盖第一栅电极结构和第二栅电极结构；以及

存储器单元，设置在绝缘夹层上。