[发明专利]基于FAST协议的万兆通信数据的并行解析方法及装置

说明书

基于FAST协议的万兆通信数据的并行解析方法及装置，能够避免串行处理方式对数据延迟带来巨大的延迟，实现硬件并行加速，让客户以更快的方式获取交易所的第一手信息，抢占市场先机，为客户创造利润。用FPGA处理芯片搭建一个硬件并行处理系统，方法包括：(1)开始；(2)数据接收：以156.25M Hz的频率接收到16个字节的数据；(3)并行数据解码，并行流水作业方式以156.25M Hz的频率输出；(4)按FAST协议中位图的位置进行数据分配；(5)结束。

技术领域

本发明涉及万兆以太网通信数据处理的技术领域，尤其涉及一种基于FAST协议的万兆通信数据的并行解析方法，以及一种基于FAST协议的万兆通信数据的并行解析装置。

背景技术

在金融市场中，越先到达交易所的订单越有可能交易成功。在这个背景下高频交易变得越来越流行。所以在电子金融数据传输途径中，延迟因素非常重要。FAST(FinancialInformation Exchange Adapted fpr Streaming)金融协议是高频交易的重要技术背景之一，它可以压缩金融数据，减少数据传输所需要的带宽和时间。

在高频交易系统中，时间就是金钱。交易所必须在第一时间内向客户传递市场的行情信息，此外对于客户的买卖请求，交易所也必须在第一时间给出回应。万兆以太网可以提高网络数据带宽，成为金融加速系统的一个环节。

目前使用的万兆以太网传输系统中，数据解析系统从万兆以太网是以156.25M的频率来接收16个字节的数据。加速处理器接收到数据后，先将接收到的数据进行缓存起来，然后再依照FAST协议数据格式(参照FAST 1.1规范文件)，进行数据解码，然后再按着FAST协议内位图分配数据。流程图如图1。

图1中，数据解码子模块是将网络链路上接收到的数据按着FAST数据协议编码格式进行串行解码。按位图数据分配子模块是将已解码的数据按着位图协议进行分配至对应的数据位置。

数据解码子模块流程图如图2。

按位图数据分配子模块流程图如图3。假设位图内共有N位位图信息，位图内有效数据个数位M个。

在本解码方式下，处理器占用资源小，但是对于要求处理速度极快的金融行业，从收到数据至数据解码完成输出之间的延迟可达2至3微秒，如果处理器的运行速度较低的话，延迟时间可能会更长。

从万兆网以太网传输过来的数据单周期是16个字节，如果按着串行的方式去解析每次传输过来的数据，需要进行两次串行解析。

第一次串行解析需要固定的16个时钟周期，如果交易所的每条消息有K个时钟周期来完成传输，那么解析总延迟最少为K*16个时钟周期。并且浪费巨大的存储资源。

在解析完网络传输下来后，需要按串行方式对数据按着FAST协议中位图格式进行依次分配。如果该条消息内有Y个位图，则分配完所有数据需要Y个时钟周期。

所以在整个解析链中，解析一条完整的消息数据总共需要K*16+Y个时钟周期。

发明内容

为克服现有技术的缺陷，本发明要解决的技术问题是提供了一种基于FAST协议的万兆通信数据的并行解析方法，其能够避免串行处理方式对数据延迟带来巨大的延迟，实现硬件并行加速，让客户以更快的方式获取交易所的第一手信息，抢占市场先机，为客户创造利润。

本发明的技术方案是：这种基于FAST协议的万兆通信数据的并行解析方法，用FPGA处理芯片搭建一个硬件并行处理系统，其包括以下步骤：

(1)开始；

(2)数据接收：以156.25M Hz的频率接收到16个字节的数据；

(3)并行数据解码，并行流水作业方式以156.25M Hz的频率输出；