[发明专利]校准电路

说明书

本发明提供了一种校准电路，包括同相电压单元、反相电压单元、目标阻抗调节单元和比较器单元，所述同相电压单元包括第一调节电阻单元和第一开关单元，所述反相电压单元包括第二调节电阻单元、固定电阻单元和第二开关单元，所述目标阻抗调节单元包括反向电压选择单元、第三调节电阻单元、第三开关单元和第四开关单元，所述比较器单元的同相输入端与所述第一开关单元与所述第四开关单元连接，能够在不同的电压下对目标阻抗单元进行校准，使得目标阻抗单元的阻抗与所述第一调节电阻单元和所述第二调节电阻单元相关，提高了差分输入阻抗校准的准确性。

技术领域

本发明涉及高速接收电路的差分输入阻抗校准技术领域，尤其涉及一种校准电路。

背景技术

由于高速信号在传输过程中存在反射，高速接收电路的输入阻抗必须与外部传输线特征阻抗进行匹配。例如，当传输线特征阻抗为50Ohm时，高速接收电路单端输入阻抗也需要位于50Ohm左右，而差分输入阻抗则需要位于100Ohm左右，以降低高速信号在传输过程中的反射，提高高速信号的质量。

但高速接收电路的输入阻抗一般由金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)和电阻构成，但在芯片制作过程中，由于工艺误差的存在，并且MOSFET的阻抗还会受到工作电压和共模电压的影响，导致芯片制作完成后高速接收电路的差分输入阻抗偏离100Ohm，因此，需要差分输入阻抗校准电路进行校准，将高速接收电路的差分输入阻抗校准到100Ohm附近。

图1为现有技术中高速接口的示意图。参照图1，图中包括直流耦合(DC Coupling)方式连接的高速输出电路和高速接收电路，高速接收电路的差分输入阻抗为2×Rtcoil+Rtt_d，其中Rtcoil为变压器线圈(transformer coil，tcoil)的阻抗，Rtt_d为由电阻和开关构成的目标阻抗单元，需要校准使得2×Rtcoil+Rtt_d等于100Ohm。

图2为现有技术中的差分输入阻抗校准电路的示意图。参照图2，图中包括比较器comparator、开关cal_diff_en、电阻Rext、电阻R1、电阻R2、电阻R3、电阻R4以及目标阻抗单元Rtt_d，电阻Rext的一端接工作电压vdd，电阻Rext的另一端接电阻R3，电阻R3的另一端接电阻R4，电阻R4的一端接目标阻抗单元Rtt_d的一端，目标阻抗单元Rtt_d的另一端接地vss，电阻R1的一端接工作电压vdd，电阻R1的另一端接电阻R2的一端，电阻R2的另一端接地vss，比较器的反相输入端接开关cal_diff_en的一端，开关cal_diff_en的另一端接电阻Rext的另一端，比较器的正相输入端接电阻R1的另一端，其中，电阻Rext的阻抗为100Ohm，电阻R1的阻抗为10K Ohm，电阻R2的阻抗为10K Ohm，电阻R3的阻抗和电阻R4的阻抗均等于图1中tcoil的阻抗。闭合开关cal_diff_en，然后有小到大调节目标阻抗单元Rtt_d的阻抗，当比较器的输出zcal_cmp_out由0到1翻转时，校准结束，即可以得到2×Rtcoil+Rtt_d等于100Ohm。

由图2的差分输入阻抗校准电路及校准过程可以得知，当校准完成时，电阻Rext另一端处的电压为vdd/2，差分阻抗共模电压为vdd/4。而在高速输出电路和高速接收电路正常工作时，差分阻抗工模电压为vdd/2，并且差分阻抗中的开关阻抗易受工模电压的影像，不同共模电压使得开关阻抗不同，因此，通过图2所示现有技术中的差分输入阻抗校准电路校准的100Ohm差分阻抗在直流耦合应用中会发生偏离，进而影响高速信号的质量。

因此，有必要提供一种新型的校准电以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种校准电路，提高差分输入阻抗校准的准确性。

为实现上述目的，本发明的所述校准电路，包括：