[发明专利]cache映射架构动态调整方法及cache控制器

说明书

本发明涉及芯片技术领域，公开一种cache映射架构动态调整方法及cache控制器。cache映射架构动态调整方法包括：配置cache架构参数，cache架构参数用于动态配置cache控制器，cache控制器包括用于存储内存数据的cache存储模组；发送cache架构参数至cache控制器，以使cache控制器根据cache架构参数，动态调整cache存储模组对内存的映射架构。因此，本实施例能够相对地节约芯片设计面积，并且能够根据不同应用场景动态调整不同映射架构，从而满足不同应用需求。

技术领域

本发明涉及芯片技术领域，具体涉及一种cache映射架构动态调整 方法及cache控制器。

背景技术

高速缓冲存储器(cache)技术是现代处理器设计中核心技术之一， 有效地解决了处理速度和内存速度之间的匹配问题，其中，Cache映射 架构包括全相联映射架构、直接映射架构及组相联映射架构，通常， cache架构是固定的，亦即，cache控制器的缓存行数(way)、组数(set) 及缓存长度都是固定的。

由于目前SOC应用场景越来越多，导致不同应用场景中对cache特 性的需求都不一样，而由于cache映射架构是固定的，就会发生在应对 不同应用场景时，cache的效率良莠不齐，甚至会发生cache失效以及 减慢访问速度的问题，而如果根据不同的应用场景设计不同架构的 cache时，又费时费力并且提高成本，容易增加或浪费芯片面积。

发明内容

本发明实施例的一个目的旨在提供一种cache映射架构动态调整方 法及cache控制器，用于解决现有技术存在的技术缺陷。

在第一方面，本发明实施例提供一种cache映射架构动态调整方法， 包括：

配置cache架构参数，所述cache架构参数用于动态配置cache控 制器，所述cache控制器包括用于存储内存数据的cache存储模组；

发送所述cache架构参数至所述cache控制器，以使所述cache控 制器根据所述cache架构参数，动态调整所述cache存储模组对内存的 映射架构。

可选地，所述cache存储模组包括由至少一个缓存行组成的至少一 个缓存组，所述cache架构参数包括每个所述缓存组的缓存行数，所述 配置cache架构参数包括：

根据同时访问所述内存的主设备数量，配置每个所述缓存组的缓存 行数。

可选地，所述根据同时访问所述内存的主设备数量，配置每个所述 缓存组的缓存行数包括：

若所述主设备数量大于现有行数时，则增加每个所述缓存组的缓存 行数。

可选地，所述cache存储模组包括由至少一个缓存行组成的至少一 个缓存组，所述cache架构参数包括每个所述缓存行的缓存长度，所述 配置cache架构参数包括：

根据主设备访问所述内存的连续性，配置每个所述缓存行的缓存长 度。

可选地，所述根据主设备访问所述内存的连续性，配置每个所述缓 存行的缓存长度包括：

若主设备访问所述内存的地址连续次数大于或等于第一预设次数 阈值时，则增加每个所述缓存行的缓存长度；

若主设备访问所述内存的地址连续次数小于或等于第二预设次数 阈值时，则降低或保持每个所述缓存行的缓存长度，所述第二预设次数 阈值小于或等于所述第一预设次数阈值。

可选地，所述cache存储模组包括由至少一个缓存行组成的至少一 个缓存组，所述cache架构参数包括缓存组的组数，所述配置cache架 构参数包括：

根据所述cache存储模组映射所述内存的存储空间的大小，配置所 述组数。