[发明专利]半导体晶圆破裂的发生率降低方法

说明书

提出晶圆制造工序或元件形成工序中降低半导体晶圆破裂的发生率的方法。是抑制半导体晶圆破裂的发生率的方法，其特征在于，在从半导体锭制造半导体晶圆而在被制造的半导体晶圆上形成半导体元件的工艺中，在第1工序和第2工序之间具备第3工序，在前述第1工序中，在上述半导体晶圆处会形成伤痕，在前述第2工序中，对经过该第1工序的半导体晶圆施加应力而半导体晶圆会破裂，在前述第3工序中，进行弯曲试验来判定半导体晶圆是否破裂，将未破裂的半导体晶圆向前述第2工序搬运，前述弯曲试验为，将与上述第2工序中对半导体晶圆施加的应力对应的应力对半导体晶圆施加。

技术领域

本发明涉及半导体晶圆破裂的发生率降低方法。

背景技术

以往，作为半导体元件的基板，硅晶圆被广泛使用。硅晶圆相对于通过切克劳斯基(Czochralski、CZ)法、悬浮带熔融(Floating Zone、FZ)法等培育的单晶硅锭，例如通过实施切片处理、平坦化处理、倒角处理、蚀刻处理、热处理、双面研磨处理、精研磨处理等而被制造(晶圆制造工序)。

半导体元件对如上所述地制造的硅晶圆例如通过实施成膜处理、曝光・显影处理、蚀刻处理、杂质扩散处理来在硅晶圆的表面形成大规模集成电路(LSI)(前工序)、通过实施切割处理、薄膜化处理、装载处理、结合处理、铸模处理等(后工序)而被形成(元件形成工序)。

上述晶圆制造工序及对于晶圆的元件形成工序的前工序中，硅晶圆施加冲击、应力等的情况较多，在硅晶圆容易形成伤痕。例如，晶圆制造工序中，磨削处理、研磨处理时，晶圆端部抵接于保持件内周面，所以对晶圆端部施加冲击。同样地，元件形成工序的前工序中，在作为最初的热处理工序的氧化热处理工序中，由于与晶舟等夹具的接触，容易在硅晶圆形成伤痕。

如上所述地在硅晶圆形成伤痕时，晶圆的破坏强度下降，后段的工序中对硅晶圆施加应力时有硅晶圆破裂的可能。硅晶圆破裂的情况下，需要进行其回收作业及其处理的装置的清扫、检查等，担心在硅晶圆的制造或者半导体元件的形成上产生巨大损失。

在这样的背景下，专利文献1记载了如下装置：晶圆制造工序时防止晶圆端部的伤痕等，并且能够准确地评价晶圆端部的强度。

专利文献1：日本特开2011-027430号公报。

借助专利文献1中记载的装置，进行晶圆的破坏试验，能够准确地测定晶圆自身的强度。但是，专利文献1中，关于降低晶圆的破裂的发生率未进行研究。

发明内容

因此，本发明的目的在于，提出在晶圆制造工序或元件形成工序中降低半导体晶圆破裂的发生率的方法。

解决上述问题的本发明如下所述。

[1]一种抑制半导体晶圆破裂的发生率的方法，其特征在于，在从半导体锭制造半导体晶圆而在被制造的半导体晶圆上形成半导体元件的工艺中，在第1工序和第2工序之间具备第3工序，在前述第1工序中，在前述半导体晶圆处会形成伤痕，在前述第2工序中，对经过该第1工序的前述半导体晶圆施加应力而前述半导体晶圆会破裂，在前述第3工序中，进行弯曲试验来判定前述半导体晶圆是否破裂，将未破裂的前述半导体晶圆向前述第2工序搬运，前述弯曲试验为，将与前述第2工序中对前述半导体晶圆施加的应力对应的应力对前述半导体晶圆施加。

[2]前述[1]所述的方法，其特征在于，前述第3工序在即将进行前述第2工序前进行。

[3]前述[1]或[2]所述的方法，其特征在于，前述第3工序相对于经过前述第1工序的前述半导体晶圆的全部进行。

[4]前述[1]或[2]所述的方法，其特征在于，前述第3工序仅相对于经过前述第1工序的前述半导体晶圆的一部分进行。

[5]前述[1]至[4]中任一项所述的方法，其特征在于，在前述第1工序和前述第3工序之间还具备检查前述半导体晶圆的外观的第4工序，相对于在该第4工序中判定成不良品的半导体晶圆进行前述第3工序。