[发明专利]一种低功耗的横向阶梯分离栅器件结构

说明书

本发明属于功率半导体技术领域，具体涉及一种低功耗的横向阶梯分离栅器件结构。本发明主要特征在于：具有两个阶梯的分离栅且阶梯分离栅位于N漂移区的氧化槽中，中间用二氧化硅相互隔离并且以阶梯状分布；两个平面栅以镶嵌在氧化槽中的槽栅为中心呈两边对称分布；P条、N漂移区和氧化槽在Z方向上交替排列。本发明降低了开关损耗，主要缓解了槽型器件中的比导通电阻和栅漏电荷矛盾关系，同时优化电荷平衡，提高终端结构的耐压。本发明能在保证器件整体有较大耐压的同时也能显著的减小比导通电阻（静态损耗）和栅漏电荷（动态损耗）。

技术领域

本发明属于功率半导体技术领域，涉及一种低功耗的横向阶梯分离栅器件结构。

背景技术

功率半导体器件主要发展方向，一个是高功率(高耐压和低比导通电阻)，另一个是低损耗(小的栅漏电荷(或者栅漏电容)和小的比导通电阻)。由于半导体器件存在固有的“硅极限”，即击穿电压和比导通电阻成2.5次方的关系，使得耐压与比导通电阻一直处于矛盾的关系。随着槽栅技术的发展，缓解了耐压与比导通电阻的矛盾关系，但是槽栅结构中因为有比较大的栅极面积，会使得栅极与漏极重叠的区域也比较大，让C_GD (或者Q_GD)变大，动态损耗变得比较大，又会出现比导通电阻（静态损耗）和栅电荷(动态损耗)之间的矛盾。

为了缓解这两个矛盾，在不牺牲比较多的击穿电压情况下，得到低的比导通电阻和栅漏电荷，本发明引入了三个栅极(两个平面栅和一个槽栅)、两个阶梯的分离栅和P条，关态时阶梯分离栅和P条多维度辅助耗尽N漂移区，显著降低了器件的比导通电阻（静态损耗），同时连接源极电位的阶梯分离栅可以等效为场板，引入额外的电场尖峰，调制了电场，保证了器件的整体耐压。阶梯分离栅也充当栅极和漏极之间的屏蔽层，并将部分栅漏电容（C_GD）转换为栅源电容（C_GS）和漏源电容（C_DS），从而降低了栅极-漏极重叠和栅漏电荷，从而减少动态损耗。开态时沟道不仅在平面栅下方形成，而且也形成在槽栅的侧壁上，扩展了沟道的宽度，获得了较低的沟道电阻。

发明内容

鉴于以上所述现有技术的缺点，发明提出一种低功耗的横向阶梯分离栅器件结构，目的是在不牺牲较多的击穿电压情况下，降低比导通电阻和栅漏电荷，即降低器件的损耗。

为实现上述发明目的，本发明技术方案如下：一种低功耗的横向阶梯分离栅器件结构其特征在于：其元胞结构包括第二掺杂类型衬底(1)、SiO₂埋氧层(21)、第一掺杂类型漂移区(32)、第二掺杂类型P条(43)、栅氧化槽(24)、第二掺杂类型源端重掺杂区(41)、第一掺杂类型源端重掺杂区(31)、第二掺杂类型阱区(42)、源极接触电极(51)、栅氧化层1 (22)和栅氧化层2 (23)、平面栅1(54)和平面栅2(55)、槽栅(53)、第一块阶梯分离栅(56)、第二块阶梯分离栅(57)、漏极接触电极(52)、第一掺杂类型漏端重掺杂区(33)；所述第二掺杂类型衬底(1)上表面设置有SiO₂埋氧层(21)；所述SiO₂埋氧层(21)上端置有第二掺杂类型P条(43)、第一掺杂类型漂移区(32)和栅氧化槽(24)并且其三者在Z方向上交替排列；所述第一掺杂类型漂移区(32)中设置有栅氧化槽(24)，其中栅氧化槽(24)从最左边依次含有槽栅(53)、第一块阶梯分离栅(56)和第二块阶梯分离栅(57)，其三者内部由SiO₂相互隔离，成阶梯状分布；所述第二掺杂类型阱区(42)包括第二掺杂类型重掺杂区(41)和第一掺杂类型重掺杂区(31)，其上端是源极接触电极(51)；所述的栅氧化层1 (22)和栅氧化层2 (23)以槽栅(53)为中心呈两边对称分布，栅氧化层1 (22)和栅氧化层2 (23)其上端分别是平面栅1(54)和平面栅2(55)；所述的第一掺杂类型漂移区(32)和第二掺杂类型P条(43)右上侧置有第一掺杂类型漏端重掺杂区(33)，其上端是漏极接触电极(52)。