[发明专利]一种集成芯片及其制作方法和集成电路

权利要求书

1.一种集成芯片，其特征在于，包括：

硅衬底，所述硅衬底被划分为硅器件区域和砷化镓器件区域；

基于硅半导体的开关控制电路，设置在硅衬底上，对应设置在所述硅器件区域；

砷化镓外延结构，设置在硅衬底上，对应所述砷化镓器件区域；以及

基于砷化镓的开关电路，设置在砷化镓外延结构上；

其中，所述基于硅半导体的开关控制电路与所述基于砷化镓的开关电路电连接；所述基于砷化镓的开关电路包括砷化镓高电子迁移率晶体管。

2.根据权利要求1所述的一种集成芯片，其特征在于，所述基于砷化镓的开关电路包括：第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的输出端连接至一公共端口，所述第一晶体管的输入端连接至一第一输入端口，所述第二晶体管的输入端连接至一第二输入端口，所述第一晶体管和第二晶体管的控制端分别连接至基于硅半导体的开关控制电路。

3.根据权利要求2所述的一种集成芯片，其特征在于，所述基于砷化镓的开关电路还包括：第一电阻、第二电阻、第一电容和第二电容；所述第一电阻串联至所述第一晶体管的控制端，所述第一电容一端连接至所述第一晶体管的控制端，另一端接地；

所述第二电阻串联至所述第二晶体管的控制端，所述第二电容一端连接至所述第二晶体管的控制端，另一端接地。

4.根据权利要求2所述的一种集成芯片，其特征在于，所述基于硅半导体的开关控制电路包括SiCMOS逆变器；所述SiCMOS逆变器包括N型MOS管和P型MOS管；所述N型MOS管的源极连接至P型MOS管的漏极；

所述第一晶体管和所述第二晶体管分别为砷化镓高电子迁移率晶体管；

所述砷化镓高电子迁移率晶体管包括：

栅极、源极和漏极，设置在所述外延结构的上方；

钝化层，设置在所述栅极、源极和漏极的上方；

第一金属层，设置在所述钝化层的上方，与所述源极和漏极相连；

第二金属层，与所述第一金属层连接，且设置在所述第一金属层的上方。

5.根据权利要求1所述的一种集成芯片，其特征在于，所述砷化镓外延结构包括：

缓冲层，设置在硅衬底上；

超晶格层，设置在所述缓冲层上；

第一隔离层，设置在所述超晶格层；

沟道层，设置在所述第一隔离层；

第二隔离层，设置在所述沟道层上；

势垒层，设置在所述第二隔离层上；以及

盖帽层，设置在所述势垒层上。

6.一种集成芯片的制作方法，其特征在于，包括步骤：

在硅衬底上划分硅器件区域和砷化镓器件区域；

在硅衬底对应砷化镓器件区域上形成砷化镓外延结构；

在砷化镓外延结构上形成基于砷化镓的开关电路；

在硅衬底对应硅器件区域形成基于硅半导体的开关控制电路；以及

形成所述基于砷化镓的开关电路和所述基于硅半导体的开关控制电路之间的金属互连层；

其中，所述基于砷化镓的开关电路包括砷化镓高电子迁移率晶体管。

7.根据权利要求6所述的一种集成芯片的制作方法，其特征在于，所述在砷化镓外延结构上形成基于砷化镓的开关电路的步骤中包括步骤：

在砷化镓外延结构上形成源极、漏极；

在源极、漏极上形成第一钝化层；

蚀刻第一钝化层；

形成栅极，使得栅极连接外延结构；

在第一钝化层上形成第二钝化层；

在对应源极和漏极的第二钝化层上进行蚀刻；

形成第一金属层；

在第二钝化层上形成金属间电介质；以及

在金属间电介质上形成第二金属层，且第二金属层与第一金属层连接。

8.跟据权利要求6所述的一种集成芯片的制作方法，其特征在于，所述在硅衬底对应砷化镓器件区域上形成砷化镓外延结构的步骤中包括：

在硅衬底上形成砷化镓外延结构；以及

通过湿法或干法刻蚀将硅器件区域的砷化镓外延结构去除；保留砷化镓器件区域上的砷化镓外延结构。