[发明专利]基于块的处理器核复合寄存器

权利要求书

1.一种处理器，包括：

多个物理处理器核，所述多个物理处理器核用于执行包括多个指令集的程序，所述物理处理器核中的给定核被配置为执行所述程序的给定线程的所述指令集，所述给定核包括数据高速缓存，所述数据高速缓存可配置为：与所述给定核的第二资源被断电同时地，被上电并且在所述多个物理处理器核中的两个或更多物理处理器核之间可共享；

在所述给定核中的可编程复合控制寄存器，包括用于以下项的相应位：(i)使能被并入所述给定核中的所述数据高速缓存被上电并且与所述物理处理器核中的一个或多个其他核可共享，(ii)要被上电的所述给定核的第二资源，以及(iii)要可用于共享的所述给定核的所述第二资源，所述可编程复合控制寄存器适于在所述程序的运行时被编程；以及

可编程复合拓扑寄存器，包括用于以下各项的单个位：所述物理处理器核中的所述给定核、第二核以及其他核，所述单个位共同指示所述物理处理器核中的哪些物理处理器核被分组在一起；

其中基于所述可编程复合控制寄存器的第一编码以及用于所述给定核和所述第二核的所述单个位的使能，在所述给定核的所述第二资源被断电的同时，所述给定核的所述数据高速缓存与所述第二核共享；

其中基于所述可编程复合控制寄存器的第二编码以及用于所述给定核和所述第二核的所述单个位的使能，在所述给定核的所述第二资源被上电并且所述给定核和所述第二核被分组到逻辑核中的同时，所述给定核的所述数据高速缓存与所述第二核共享；并且

其中基于所述可编程复合控制寄存器的第三编码以及用于所述给定核和所述第二核的所述单个位的使能，在所述给定核的所述第二资源被上电并且被排除与所述第二核分组的同时，所述给定核的所述数据高速缓存与所述第二核共享。

2.根据权利要求1所述的处理器，其中所述可编程复合拓扑寄存器通过以下操作而部分地可编程：对与所述可编程复合拓扑寄存器相对应的存储器映射地址执行在所述多个物理处理器核中的任何物理处理器核上执行的指令块的存储指令。

3.根据权利要求2所述的处理器，其中在具有对与所述可编程复合拓扑寄存器相对应的所述存储器映射地址的所述存储指令的所述指令块的提交阶段期间，所述可编程复合拓扑寄存器的值被更新。

4.根据权利要求1所述的处理器，其中所述处理器还包括用于可共享寄存器文件或可共享执行单元的一个或多个附加的可编程复合控制寄存器。

5.一种处理器，包括：

多个处理器核，所述多个处理器核用于执行包括多个指令集的程序，所述处理器核中的给定核包括多个可共享资源，所述多个可共享资源包括数据高速缓存和附加资源；

所述给定核中的一个或多个可编程寄存器，包括用于以下项的相应位：(i)将所述数据高速缓存配置为被上电并且被使能以与所述处理器核的其他核共享，(ii)用于控制所述附加资源的断电，以及(iii)用于控制所述给定核是否要与所述其他核中的一个或多个核复合成逻辑处理器，所述一个或多个可编程寄存器在所述程序的执行期间是可编程的；以及

复合拓扑寄存器，包括用于以下各项的单个位：所述处理器核中的所述给定核、第二核以及其他核，所述单个位共同指示所述处理器核中的哪些处理器核被分组在一起；

其中基于所述可编程寄存器的第一编码以及用于所述给定核和所述第二核的所述单个位的使能，在所述给定核的所述附加资源被断电的同时，所述给定核的所述数据高速缓存与所述第二核共享；

其中基于所述可编程寄存器的第二编码以及用于所述给定核和所述第二核的所述单个位的使能，在所述给定核的所述附加资源被上电并且所述给定核和所述第二核被分组到逻辑处理器核中的同时，所述给定核的所述数据高速缓存与所述第二核共享；并且

其中基于所述可编程寄存器的第三编码以及用于所述给定核和所述第二核的所述单个位的使能，在所述给定核的所述附加资源被上电并且被排除与所述第二核分组的同时，所述给定核的所述数据高速缓存与所述第二核共享。

6.根据权利要求5所述的处理器，其中所述逻辑处理器核被配置为执行所述程序的单个线程。