[发明专利]一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法

说明书

本发明提供一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法。所述垂直型Ⅲ族氮化物功率半导体器件为垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T‑MOSFET)；在垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T‑MOSFET)的N型氮化镓漂移层上设置有沟槽，在沟槽底面和二氧化硅层之间设置有P型氮化镓区域，形成屏蔽环结构。本发明屏蔽环结构的设置可以有效地解决传统III族氮化物垂直结构功率器件的局部电场聚集问题，从而改善器件的反向阻断性能以及反向击穿电压；本发明方法适用于III族氮化物体系，工艺相对简单。

技术领域

本发明涉及一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法，属于半导体器件技术领域。

背景技术

作为电力电子系统的核心，功率半导体器件及其集成模块广泛应用于消费电子、航天军工、轨道交通、光伏发电与工业控制等众多领域中，承担着变频、整流、变压、功率管理等功能。相较于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，目前以Ⅲ-Ⅴ族化合物半导体碳化硅、氮化镓为代表的第三代半导体，因其具有禁带宽度大、高临界击穿场强、高热导率、电子饱和漂移速率高等优良特性，在高频通信、电力电子等领域具有广阔的应用前景。

目前氮化镓器件的主流商业化应用主要在硅、碳化硅和蓝宝石等衬底上进行异质外延制备的横向型器件。然而，基于异质外延衬底的横向型器件存在外延材料缺陷密度高、沟道性能易受陷阱效应影响从而引起动态导通电阻退化等问题，使其在高压大功率电力电子应用中受到较大限制。另一方面横向型器件也受到陷阱态和表面强电场的影响，从而导致电流崩塌和其他可靠性问题；横向型器件最主要的缺点是器件的击穿电压与电极之间的间距成比例，导致在高压工作场景下需要更大的器件尺寸。因此为了在横向型器件中提升器件的击穿电压，除了使得电极之间分离的方法外，还可以利用增大器件的厚度和改进外延生长材料的质量来改善器件的反向击穿特性，但这增加了高压、大功率器件的整体复杂度和工艺制备成本。

横向型器件的上述问题在单晶氮化镓衬底上同质外延生长实现的垂直型氮化镓功率半导体器件中得到解决。因为垂直型氮化镓功率半导体器件的电场峰值远离器件表面，击穿电压取决于漂移区的厚度和掺杂浓度而非器件尺寸，因此高压器件的制备可以通过增加材料的厚度实现，而不会增大单个器件的尺寸；同时垂直型氮化镓功率半导体器件对表面陷阱态的敏感性较低，可以减小动态导通电阻和缓解电流崩塌效应，但通常垂直型氮化镓功率半导体器件也会因异质结附近电场积聚而导致器件提前击穿。

在器件阻断特性方面，尽管高压功率器件的阻断特性最终由漂移区的掺杂浓度和厚度决定，但通常因器件内部异质结附近局部电场聚集效应而出现提前击穿现象，为了解决上述问题，提出本发明。

发明内容

本发明所要解决的技术问题是提供一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法。本发明屏蔽环结构的设置可以有效地解决传统III族氮化物垂直结构功率器件的局部电场聚集问题，从而改善器件的反向阻断性能以及反向击穿电压；本发明方法适用于III族氮化物体系，工艺相对简单。

本发明的技术方案如下：

一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，所述垂直型Ⅲ族氮化物功率半导体器件为垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)；在垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的N型氮化镓漂移层上设置有沟槽，在沟槽底面和二氧化硅层之间设置有P型氮化镓区域，形成屏蔽环结构。所述P型氮化镓区域也即P型氮化镓屏蔽环区域。

根据本发明优选的，P型氮化镓屏蔽环区域的掺杂离子为Mg离子，掺杂浓度为1e17～1e19cm^-3,优选为7e17～3e18cm^-3，激活率为1％～20％。