[发明专利]一种边界扫描电路

说明书

本发明公开了一种边界扫描电路，包括：测试访问端口控制器，为边界扫描链提供待测数据，并接收边界扫描链输出的测试结果；用户自定义寄存器，为多个复用器提供选择控制信号；其中边界扫描链具有串联而成的多个级，每个级包括扫描子链、扫描旁路寄存器以及复用器，复用器根据选择控制信号来确定输入数据的输出方式；上一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接。本发明的边界扫描电路能够支持多种封装测试场景，提高测试覆盖率，降低测试成本。

技术领域

本发明涉及半导体数字集成电路设计和测试领域，尤其涉及一种适用于多种封装测试场景的边界扫描电路。

背景技术

随着数字集成电路的规模越来越大，芯片管脚的数目急剧增加，印制电路板在制作规模上朝着小、微、薄的方向发展，传统使用万用表和示波器下探针的集成电路测试方法(简称ICT)已不能满足高密度的芯片引脚测试。随后，一种新的引脚测试技术发展起来，联合测试行为组织(Joint Test Action Group，JTAG)将其定义为边界扫描测试(boundaryscan test)，并命名为IEEE 1149.1规范，JTAG标准。边界扫描测试主要是通过在芯片的每个输入输出管脚和内部逻辑之间插入一个边界扫描单元(boundary scan cell)以及一些附加的测试控制逻辑来实现。边界扫描测试具有两大优点：一个优点是方便芯片的故障定位，迅速准确地测试两个芯片管脚的连接是否可靠，提高测试检验效率；另一个优点是具有JTAG接口的芯片，内置预先定义的功能模式，通过边界扫描通道使芯片处于某个特定的功能模式，以提高系统控制的灵活性和方便系统设计。

为了适应多种芯片产品的应用，使同一个芯片设计方案满足不同的封装需求，在芯片多种封装设计中，需要考虑板级测试上对边界扫描测试的不同需求，使同一个边界扫描电路能够支持多种封装应用场景，因此亟需提供一种灵活的、可调整的边界扫描链(boundary scan chain)。然而，在多种封装的应用背景下，现有技术在提高测试覆盖率与减少测试成本两方面始终难以权衡，因此尚不存在一种同时保证高测试覆盖率与降低测试成本的边界扫描测试方案。

发明内容

有鉴于此，本发明提供了适用于多种封装的边界扫描电路，在不增加额外的管脚的前提下，提高测试覆盖率并降低测试成本，满足多种使用场景的要求。

本发明一方面提供了一种边界扫描电路，包括：

测试访问端口控制器，与边界扫描链相连接，用于为所述边界扫描链提供待测试的串行输入数据，并接收所述边界扫描链输出的串行测试结果数据；

用户自定义寄存器，用于为多个复用器的选择端提供选择控制信号；

边界扫描链，具有串联而成的多个级，其中每个级进一步包括：

扫描子链，包括串联而成的多个边界扫描单元，每个边界扫描单元对应于一个或多个焊盘；

扫描旁路寄存器，分别与所述扫描子链并联连接；

复用器，其输入端分别与所述扫描子链和扫描旁路寄存器的输出端相连接，用于根据所述选择控制信号来确定所述串行输入数据的输出方式；

其中，第一级边界扫描链的扫描子链和扫描旁路寄存器的输入端接收所述待测试的串行输入数据，每一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接，将最后一级边界扫描链的复用器的输出作为所述串行测试结果数据。

优选地，所述测试访问端口控制器具有测试信号输入端和测试信号输出端，所述测试信号输入端为所述边界扫描链提供待测试的串行输入数据，所述测试信号输出端接收所述边界扫描链所输出的串行测试结果数据。

优选地，所述扫描子链在同一级的复用器的选择控制信号为第一预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。