[发明专利]沟槽型功率MOSFET器件的工艺方法

说明书

本发明公开了一种沟槽型功率MOSFET器件的工艺方法，形成于半导体衬底上的外延层中，在外延层上进行牺牲氧化硅层的形成工艺时，采用不高于1050℃的低温工艺温度制作形成牺牲氧化层,通过降低牺牲氧化层的形成工艺的工艺温度，在形成与传统工艺保持相同厚度的牺牲氧化层时，低温工艺降低了衬底中载流子反向扩散到外延层中的数量，外延层的有效厚度增加，提高击穿电压。

技术领域

本发明涉及半导体器件及制造领域，特别是指一种沟槽型功率MOSFET器件，本发明还涉及所述沟槽型功率MOSFET器件的工艺方法。

背景技术

作为功率半导体器件主体之一的功率MOSFET则被广泛应用于通讯、计算机、汽车和消费电子领域，并且是分立器件和智能功率集成电路中的重要组成部分。随着电子消费产品需求的增长，功率MOSFET的需求越来越大，例如磁盘驱动，汽车电子以及功率器件等等方面。沟槽型M0SFET(Trench M0S)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。

现有的一种的沟槽型功率MOSFET器件如图1所示，在硅衬底或者外延1上形成有沟槽，传统底部厚介质层器件，由于栅漏间存在厚介质层，栅漏电容急剧降低。另外，在关断状态（栅源端接0电位），由于底部厚介质层，产生横向耗尽，从而提高击穿电压BV。

一个理想的功率MOSFET器件，应当具有下列理想的静态和动态特性:在截止状态时能承受高电压；在导通状态时，具有大电流和很低的压降；在开关转换时，具有短的开、关时间，能承受高的di/dt和dv/dt，以及具有全控功能。

静态电参数出现在各类WAT（晶圆测试）、CP（探针测试）以及FT（终测）的数据报告中，是判断器件是否合格的主要依据，常用的静态电参数包括 BV_DSS,I_DSS,I_GSS,R_DSON,V_GS等。

BV_DSS是功率器件正常工作时所能承受的最大漏源电压，其定义为在栅极和源极接地的情况下，漏极电流等于250uA时的电压值，其是判断器件漏源间沟道及本征二极管的PN结状态的重要指标。

对于沟槽型MOS器件来说, 影响BV_DSS 主要有外延层电阻率及厚度、沟槽深度、接触深度等, 而在工艺过程中炉管高温工艺会影响到外延层厚度（图1中外延层厚度T），进而对BV_DSS造成影响。

发明内容

本发明所要解决的技术问题在于提供一种沟槽型功率MOSFET器件的工艺方法。

为解决上述问题，本发明所述的一种沟槽型功率MOSFET器件的工艺方法，形成于半导体衬底上的外延层中，在外延层上进行牺牲氧化硅层的形成工艺时，采用不高于1050℃的低温工艺温度制作形成牺牲氧化层。

进一步地改进是，所述的半导体衬底包括硅衬底、锗硅衬底、砷化镓衬底、磷化铟衬底、碳化硅衬底。

进一步地改进是，所述的牺牲氧化层的形成工艺温度为950℃。

进一步地改进是，所述的低温工艺温度制作形成的牺牲氧化层的厚度与高温工艺保持一致。

进一步地改进是，所述的低温工艺降低了衬底中载流子扩展进入外延层中的数量，使外延层的有效厚度增加，从而提高击穿电压BV_DSS。

本发明所述的沟槽型功率MOSFET器件，通过降低牺牲氧化层的形成工艺的工艺温度，在形成与传统工艺保持相同厚度的牺牲氧化层时，低温工艺降低了衬底中载流子反向扩散到外延层中的数量，外延层的有效厚度增加，提高击穿电压。